窄节距微凸点制备及可靠性研究

发布时间：2020-06-05 17:27

【摘要】：在三维封装中,作为核心技术的铜柱凸点,具有优良的电学和机械性能,在防止短路的同时能够实现高精度的互连。现阶段,铜柱凸点尺寸缩小至几微米级别,焊料体积变得极其有限,很容易被金属间化合物(IMC)和孔洞的生长而消耗完,可靠性变得岌岌可危。本文采用分步电沉积法制备了Ф6-20μm直径微凸点,研究了凸点在回流、时效条件后界面处IMC和孔洞长大状况,及时效过程中IMC的剪切强度变化,讨论了尺寸、侧壁润湿反应、Ni层厚度和Ag对界面扩散反应的影响。全文主要结论如下:CuSO_4镀液中最佳的加速剂与整平剂比确定为5:7。对于四种直径(6、8、9和11μm)的Sn-3.5Ag/Ni/Cu凸点,直径从11μm降低至6μm时,回流过程中界面IMC的生长速率从0.45增加到0.58μm/min。IMC由Ni_3Sn_4和(Cu,Ni)_6Sn_5上下两层构成,Ni的扩散导致了两层IMC交界处孔洞的产生。由于侧壁润湿反应的发生,铜柱两侧形成了(Cu,Ni)_6Sn_5及孔洞。随着凸点直径不断减小,侧壁扩散加剧,界面IMC生长加快,两侧IMC长度/直径比值不断增大。Ni层的存在可以有效抑制Ф6μm Sn/Ni/Cu凸点中IMC的生长,且厚Ni层的抑制效果要优于薄Ni层。时效100h过程中,Sn/Cu凸点IMC为Cu_6Sn_5和Cu_3Sn;Sn/0.4μm Ni/Cu凸点先生成(Cu,Ni)_6Sn_5,减慢了IMC的生长,Ni层消耗完之后,再生成Cu_6Sn_5和Cu_3Sn;Sn/1.12μm Ni/Cu凸点初期IMC为Ni_3Sn_2和Ni_3Sn_4,后变为(Cu,Ni)_6Sn_5和Ni_3Sn_4,其反应常数为1.71×10~(-17) m~2/s。Ag_3Sn的存在抑制了Ф20μm Sn-3.5Ag/Cu凸点时效环境下IMC的生长,且影响了Cu_6Sn_5的剪切强度。Sn/Cu凸点IMC生长系数为2.55×10~(-17) m~2/s;Sn-3.5Ag/Cu凸点中Ag_3Sn晶粒抑制了Cu的晶界扩散,IMC反应系数为1.19×10~-1717 m~2/s。随时效时间不断延长,断裂面形貌由韧性转变成脆性。Sn/Cu凸点中Cu_6Sn_5剪切强度先上升后稳定,Cu_3Sn强度不断上升;对Sn-3.5Ag/Cu而言,受Ag_3Sn的钉扎作用和Cu_6Sn_5长大共同影响,Cu_6Sn_5强度先下降后上升,而不受影响的Cu_3Sn强度不断上升。
【图文】：

对比图,封装方式,微电子

随着时代的变革和科学技术的发展，各行各业对微电子的技术要求越来越高，电子器件产品向着多功能集成、高性能、轻量化和低成本等方向发展[1]。自 1965 年开始，一代又一代的研究人员努力追逐着摩尔定律，芯片晶体管集成度以每间隔 18-24个月翻倍的速度高速发展着[2]。现阶段，集成电路的特征尺寸已经进入 10/7nm 技术节点，如何实现更高密度的集成技术来延续摩尔定律，满足现代消费电子和通信的需求，一直是电子行业的研究热点之一。芯片技术的不断创新对其中关键的封装技术也带来了更高水平的要求。传统的 2维（2D）平面封装技术[3]，将不同功能芯片在平面上进行组合，通过引线键和方式与板连接，但是随着特征尺寸达到 10nm 技术节点，晶体管数目进一步增加越来越难，2D 封装密度在实际中已经接近极限。三维（3D）封装技术[4]，通过沿着纵向堆叠的方式，在一个芯片或晶圆上集成不同功能的芯片或晶圆，大幅度地增大封装密度，是最有希望延续摩尔定律的方式。图 1-1 为 2D 和 3D 封装形式的对比图，相对于 2D封装技术，3D 封装具有超高带宽、低功耗、低电压降、高密度集成等优势[5, 6]，在保证高性能的同时，也能提高集成度。

示意图,封装形式,示意图,硅片

上海交通大学硕士学位论文第一章绪论现阶段主流的 3D 封装方式可以分为三类：系统级，硅片叠层和 IC 集成封装，如图 1-2 所示。在 3D 系统级封装中，最常用的形式是 SIP（system-in-a-package）[8]，它将多块 IC 单元、有源和无源器件组装到一起，形成一个复杂的系统或子系统。最近，三星电子[9]实现了将 16 个 512 GB 的 NAND 闪存单元堆叠封装，闪存容量达到8 TB，功耗和性能也进一步优化。目前 3D 系统级封装的 I/O 密度可以提升到 103/cm2，I/O 节距降低至 150 μm，线间距达到 40-150 μm。3D 硅片叠层封装[10]是基于 TSV（through-silicon via）、晶圆打薄和凸点互连等工艺，在垂直方向上实现多硅片堆叠技术，，封装 I/O 密度达到 104-105/cm2，I/O 节距达到 50 μm。3D IC 集成封装[11]是在不同硅片层依次形成不同功能的电路，然后完成层间互连，实现多功能电路三维集成。这种技术具有超高集成度，I/O 密度可以达到 105-108/cm2，I/O 节距为 6 μm 以下，而且可以在一个硅片不同层间集成不同电压和性能的电路，实现多功能且互不干扰。
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN405

【相似文献】