基于电场调制的新型横向超结功率器件

发布时间：2020-06-26 15:36

【摘要】：超大规模集成电路(Very Large Scale Integration,简称VLSI)技术和功率半导体技术的迅猛发展,推动功率集成电路(Power Integrated Circuit,简称PIC)技术逐渐走向成熟,从而使得PIC在消费类电子、通信电子、家电、汽车电子和工业驱动控制等多个领域中得到广泛地应用。基于平面化工艺,具有可集成、高耐压、低功耗和高频率等特性的横向双扩散MOS管(Lateral Double-diffusion MOSFET,简称LDMOS)是PIC的核心与关键。由于超结(Superjunction,简称SJ)器件在一定耐压(Breakdown Voltage,简称BV)下的导通电阻(On Resistance,简称Ron)非常低,打破传统MOS类器件比导通电阻(Specific On Resistance,简称Ron,sp)随着BV 2.5次方增加的极限关系,使得SJ功率器件成为研究热点。将SJ应用于LDMOS构成SJ-LDMOS可以大幅度降低LDMOS的导通损耗,使得SJ-LDMOS也得到研究者们的广泛关注。然而在SJ-LDMOS实现过程中,因为超结形成在具有一定电阻率的衬底上会产生辅助耗尽效应(Substrate Assisted Depletion,简称SAD),打破了SJ本身的电荷平衡,导致器件击穿电压下降,器件整体性能降低,所以SAD效应限制SJ-LDMOS器件在PIC中大规模应用。本文提出BSD SJ-LDMOS、SIPOS SJ-LDMOS和SOSJ-LDMOS三种新型SJ-LDMOS器件,利用仿真软件ISE-TCAD对三种SJ-LDMOS器件进行结构建模和性能仿真分析。在传统具有缓冲层(Buffer)SJ-LDMOS器件消除SAD效应的基础上,围绕着进一步优化器件性能为目标,采用电场优化方法改善器件表面电场分布,使得SJ-LDMOS器件整体性能提升。主要创新工作包括:1.提出缓冲层为不同掺杂浓度分区(Buffer Step Doping,简称BSD)的新型SJ-LDMOS器件结构。首先介绍BSD SJ-LDMOS器件结构特性和工作机理,是对传统Buffer SJ-LDMOS器件结构的改进和创新。然后通过仿真软件ISE具体分析了BSD SJ-LDMOS器件关断时,器件耐压和电场分布情况。BSD SJ-LDMOS器件利用电场调制技术将缓冲层产生的电场峰引入漂移区表面,优化SJ-LDMOS表面的电场分布,使得器件的BV提高。同时讨论了缓冲层分区个数对器件整体性能的影响。当BSD SJ-LDMOS器件缓冲层为3分区时,器件表面电场达到理想效果,BV基本已经达到饱和。BSD SJ-LDMOS器件的BV比传统Buffer SJ-LDMOS器件提高约32%,横向单位耐压量达到18.48V/μm。BSD SJ-LDMOS器件的BV为382 V,Ron,sp为25.6 mΩ·cm2,突破了一般LDMOS器件BV为254V时,Ron,sp为71.8 mΩ·cm2的极限关系。最后简单介绍BSD SJ-LDMOS器件实现的工艺流程。2.提出具有半绝缘多晶硅(Semi-Insulation POly Silicon,简称SIPOS)覆盖层的SIPOS SJ-LDMOS器件结构。在传统Buffer SJ-LDMOS器件表面覆盖一层半绝缘多晶硅,由于SIPOS层具有均匀高电阻率,其表面电场非常均匀。通过SIPOS层上的均匀电场对SJ-LDMOS表面电场进行调制优化,使得器件表面电场分布变得更加均匀,器件的BV提高。通过仿真软件分析了SIPOS SJ-LDMOS器件在关断时BV和电场分布情况。同时也对器件开态时存在的漏电问题进行了分析,并给出一些解决措施。最后对器件开启状态时导通特性进行分析。通过仿真软件获得,SIPOS SJ-LDMOS和传统N-buffer SJ-LDMOS相比,在两种器件性能参数优化的条件下,SIPOS SJ-LDMOS的BV提高约35.2%,Ron,sp降低约33%。3.提出具有阶梯氧化层(Step Oxide)的SJ-LDMOS(SOSJ-LDMOS)器件结构。首先介绍SOSJ-LDMOS器件结构特点,是对基于STI(Shallow Trench Isolation,简称STI)工艺实现的传统Buffer SJ-LDMOS器件,进行的改进和创新;然后介绍SOSJ-LDMOS器件工作原理。SOSJ-LDMOS器件具有两方面的优点:一方面,在氧化层厚度变化拐角处存在新的电场,其对漂移区表面的电场进行调制优化,使得器件漂移区表面的电场分布更加均匀,整体耐压提高;另一方面,由于场板下方氧化层变薄,器件在开态时漂移区积累更多电子并且导电通道变宽,使得器件Ron,sp降低。通过仿真软件主要分析器件关态时耐压情况和电场分布并分析器件开态时导通电阻等。同时也进一步分析SOSJ-LDMOS器件中阶梯场氧位置和厚度对器件BV和Ron,sp的影响。通过仿真软件获得,SOSJ-LDMOS与传统SJ-LDMOS相比,当两种器件的BV相同时,SOSJ-LDMOS器件的Ron,sp比传统SJ-LDMOS器件下降22.1~38.9%。最后简单描述器件实现的工艺流程,即通过两次STI工艺形成阶梯状场氧结构。本文提出的BSD SJ-LDMOS、SIPOS SJ-LDMOS和SOSJ-LDMOS三种器件结构与传统Buffer SJ-LDMOS器件等结构相比,器件击穿电压得到提升并且导通电阻也降低,满足一般功率集成电路对功率器件高效能低功耗的要求,具有广泛的应用前景。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN386.1
【图文】：

分布图,场板结构,表面电势,分布图

第一章绪论采用一些特殊结构对器件表面电场进行优化，以提高器件的 BV。终端技术可分为表面终端技术和体终端技术两种。表面终端技术是通过降低器件面的电场峰，优化器件的表面电场分布来提高器件的击穿电压，表面终端技术包括（1）场板技术：场板（Field Plate，简称 FP）是一种被普遍采用的终端技术，板按材料可分为金属场板和电阻场板两种。如图 1.2（a）将 P+区接触金属向外延到结边缘处的场氧上形成金属场板。在这种情况下，施加于 P+区并给 PN 结提供向偏置负电压能为金属场板提供负偏压，场板上为等电势，使得半导体表面与场板在电势差，场板下面的电子受到排斥向远离表面方向移动。这使得表面处耗尽区向延伸，曲面结的曲率半径增大[12]，抑制表面电场的集中，降低 PN 结处的电场。如 1.2（b）所示，场板使得 PN 结附近的峰值电场 a 降低，避免了 PN 结过早发生击。并且在场板的边缘也提高了漂移区表面电场 b，从而有效地提高器件的 BV。

结终端,扩展结构

图 1.3 结终端扩展结构[14]电场（Reduced SURface Field，简称 RESURF）技提出的[17]。RESURF LDMOS 与普通 LDMOS 结构层厚度比普通 LDMOS 薄很多如图 1.4（a），利用外结耗尽区，与沟道和外延层形成的纵向PN结耗尽层结表面的峰值电场大大降低。RESURF 技术优化了器件 BV，使得在薄外延层厚度仅为 5～8μm 情况 1200V。由于 LDMOS 器件漂移区受到耗尽区相互浓度提高，器件的 Ron,sp将比普通结构的 LDMOS器升，同时薄外延也降低了 LDMOS 器件与集成电路F 原理可知，在 P 型基区与 N 型漂移区形成的 PN ，N 型漂移区能够保证完全耗尽，此时器件整体性能完全耗尽时，在器件的表面容易发生击穿，此时到理想的耐压值[18-20]。J. A. APPLE 等人总结出器

【参考文献】