基于可信性设计的硬件木马预防与检测

发布时间：2020-07-18 21:02

【摘要】：随着微电子技术的不断进步与发展,集成电路芯片被广泛应用于军事、医疗、航空、金融等关键领域。然而,目前芯片生产更多是通过代工厂进行加工和制造,导致IC芯片面临着较大的安全威胁。硬件木马作为一种具有代表性的新型硬件攻击方式,在特定条件下激活,以修改电路功能、盗取重要信息、破坏电路等。本文基于可信性设计的硬件木马的预防与检测,提出预防与检测硬件木马模型,并结合电路的特征,构建预防和检测硬件木马的可信结构。本文的主要工作内容如下:第一,对目前硬件木马内建自验证方法进行了研究和分析,并归纳了该方法存在的不足。针对该方法的不足,构建完善的内建测试方案,提出新型的协同自测(Jointly Self-Test,JST)结构。采用路径规划算法对自测电路的标准单元进行分配优化,构建无冗余门的自测电路,提高预防硬件木马植入的能力。实验结果表明,即使是小型硬件木马插入自测电路(Self-Test Circuits,STC)也会引起特征签名的变化,或者插入功耗检测电路(Power Detection Circuits,PDC)则通过功耗检测灵敏度γ_(PDS)的大小来判断电路中是否被插入硬件木马。第二,电路的关键路径的关键节点是攻击植入硬件木马的最佳选择之一,本文提出了基于电路关键路径的硬件木马实时监测方法。建立了基于ISCAS85组合电路的关键路径和关键节点的计算模型,并通过设置阈值,控制了监测器的面积开销。同只检测电路主输出的逻辑测试法相比,充分考虑了电路中硬件木马的激活不改变主输出的情况,可以有效地检测硬件木马在电路关键路径上的插入。
【学位授予单位】：合肥工业大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN407
【图文】：

在线监测,检测器,逻辑,木马

第二章硬件木马概述电路的节点发生故障直接影响电路的可靠度，电路门级节点越容易发生故节点的可靠度就越低，攻击者会优先选择可靠度低的门级节点植入硬件木]。通过信号概率可靠性分析（Signal Probability Reliability Analysis，SPR法对电路进行可靠性分析，计算出电路中的重要节点,并在重要节点插入检测输出的逻辑值进行在线监测，当没有检测到硬件木马时，检测器的输出为“0检测到硬件木马时，检验器输出“10”。检查器输出“00”或“11”说明检查器自在故障。以此实现电路检测木马的功能以及实施自检判断。该方法具有测试率高，低开销，运算速度快的特点，可运用于大规模的集成电路。

路径图,路径,木马,硬件

合肥工业大学专业硕士研究生学位论文给定路径的相对延迟，将硬件木马引起的额外延时转换为电路可观察到的变化。该方法不仅能够很大程度上消除环境噪声和工艺波动的影响，显化硬件木马给电路带来的影响，提高硬件木马的检测分辨率，而且在一定情况下不依赖于“黄金芯片”。除此之外，该方法是也填补了旁路分析法在检测小型木马方面的不足。

关键节点,伪代码,算法,电路

第四章关键路径的实时防护与监测.1.3 电路关键节点选取算法电路的关键节点选取算法伪代码如图 4.2 所示。首先输入电路的门级网表，并定转换概率 Tp 的阈值 Th；然后根据电路门级网表的拓扑排序找到延时最大的径，并用传播公式计算关键路径上所有节点的转换概率；最后统计低于阈值的点集合，以此作为优先插入监测器的选择对象。

【参考文献】