GaN基微尺寸阵列LED芯片的制备
发布时间：2020-07-18 22:21
【摘要】：随着可见光通信技术的发展以及对LED芯片照明和通信性能的应用要求越来越高,微尺寸阵列LED的出现很好的满足了以上的需求并成为了研究的热点。与传统LED芯片相比,GaN基微尺寸阵列LED具有更好的电学和光学性能,拥有高亮度、高分辨率、低成本、响应速度快等诸多优点,是一种十分具有潜力的技术。基于此背景及应用需求,本文主要围绕GaN基微尺寸阵列LED芯片,针对获取优异的光电性能和调制带宽为目标开展了对其结构设计、制备和封装工艺的研究。本文首先设计4×4微尺寸阵列芯片版图和制备工艺流程。并对ITO薄膜进行工艺优化,发现550℃退火3min处理下方块电阻为41.5Ω/?,蓝光波段透过率高达96%。采用分步烘烤腐蚀法解决了ITO腐蚀不干净和侧腐蚀严重的问题。比较不同芯片尺寸和电极尺寸对芯片光电性能的影响,当芯片的直径为60μm时,圆盘电极直径为20μm,输出光功率达到饱和峰值时的电流密度可达6363.2 A/cm~2。同时对4×4微尺寸阵列芯片封装后的光通量、光效和调制带宽特性进行分析,当芯片尺寸为60μm时,其饱和光通量为7.5lm,等效于350mA注入45mil×45mil的芯片电流密度下(26.79A/cm~2),光效为144.3 lm/W,并在60mA电流注入下获得123.3 Mhz的调制带宽。随后优化深刻蚀工艺中的厚胶工艺和低损伤等离子刻蚀及损伤修复技术,完成深隔离槽的制备,通过在隔离槽中填充绝缘材料和蒸镀电极,使像素交联成一个整体制备更大芯片密度的8×8微尺寸芯片。研究不同刻蚀深度、阵列布局中电极引线长度不同对阵列中芯片的光电性能的影响。进一步比较4×4阵列和8×8阵列中相应单元的最大饱和电流密度。并对8×8微尺寸阵列芯片封装后的光通量、光效和调制带宽特性进行分析。表明随着阵列芯片密集程度的增加,更应该注重器件的散热能力增强器件的稳定性。最后为进一步提升芯片的出光功率和效率,设计并制备1×N的串联和并联大功率LED阵列结构,比较串联和并联结构对芯片电压、发光功率、效率和峰值波长的影响。并对1×N微尺寸阵列芯片封装后的光通量、光效和调制带宽特性进行分析,表明串联结构在保证调制带宽上有效提升整体光通量,说明微尺寸阵列LED器件在可见光通信应用中有着很大的应用前景。
【学位授予单位】：华南理工大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN312.8;TN405
【图文】：
图 2- 1 芯对于微尺寸芯片的制备来说，需要将我上，因此光刻掩膜版必不可少。光刻掩膜版步骤数目也直接决定了整个流程的复杂程度图流程的步骤分别是 Mesa 刻蚀掩模版、P光刻板的差异性，要求光刻精度高，对于微过程中任何一次光刻出现偏差，都将严重影移功能。同时为避免光刻过程中人为视觉判光刻掩膜版的特定位置设计一些对准标记，
图 2- 3 显微镜下 a)ITO 过腐蚀形貌 b)采用分步腐蚀法 ITO 形貌对这个问题，我们一方面在光刻匀胶前采用六甲基二硅胺烷（HMDS）增 ITO 薄膜的黏附能力，降低 ITO 蚀刻液对保护区域的渗透，同时从一次 变成分步烘烤腐蚀，以腐蚀 5min 取出清洗然后热板烘烤去除间隙水分期，腐蚀 3 个周期。腐蚀完成形貌如图 2- 3(b)所示,可以发现腐蚀的形貌域干净无残留同时光刻胶保护的区域图形质量高。这是因为在烘烤的过程蒸发，并且在胶和 ITO 薄膜界面形成空气空隙阻碍 ITO 蚀刻液的侵入，中能很好的保护胶下的 ITO 薄膜。同芯片尺寸验制备了圆盘直径分别为 60、80、100、120、140、160 μm 的六种微尺针台测试各芯片在不同注入电流时的 I-V 特性曲线和 I-LOP 特性曲线，
图 2- 7 a)仿真结构示意图 b)模型建立示意图芯片的结构示意图如图 2- 7 所示，器件具体结构参数为：器件的整体尺寸为 300μm，其中蓝宝石衬底高度度为 300 μm，GaN 缓冲层厚度为 2 μm，n 型 GaN 层厚度为 2 μm，其掺杂浓度为 5×10-19cm-3。一个 5 周期的多量子阱层，其中 GaN 势垒层厚度为 12 nm，InGaN 阱层厚度为 3 nm，AlGaN 电子阻挡层厚度为 0.2 μm，p 型 GaN 层厚度为 0.2μm，其掺杂浓度为 5×10-19cm-3。AlGaN 层 Al 的摩尔组分设为 0.07；InGaN 层 In 的摩尔组分设为 0.15，发光波长为蓝光 465nm。模型建立示意如图 2- 7（b）。同时，网格的划分是器件仿真中的一个关键问题，网格节点的数量直接决定我们的仿真计算量大小和速度。同时由于器件的不同结构位置有着不同的光电特性，所以对器件的网格划分尤为重要。我们对决定器件性能的 MQWs区域要赋予较细密的网格以减小误差更接近真实的结果，对我们不太关注的缓冲层和蓝宝石衬底区域赋予比较粗糙的网格以减小我们的仿真计算量提升速度和效率。
本文编号：2761505
【学位授予单位】：华南理工大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN312.8;TN405
【图文】：
图 2- 1 芯对于微尺寸芯片的制备来说，需要将我上，因此光刻掩膜版必不可少。光刻掩膜版步骤数目也直接决定了整个流程的复杂程度图流程的步骤分别是 Mesa 刻蚀掩模版、P光刻板的差异性，要求光刻精度高，对于微过程中任何一次光刻出现偏差，都将严重影移功能。同时为避免光刻过程中人为视觉判光刻掩膜版的特定位置设计一些对准标记，
图 2- 3 显微镜下 a)ITO 过腐蚀形貌 b)采用分步腐蚀法 ITO 形貌对这个问题，我们一方面在光刻匀胶前采用六甲基二硅胺烷（HMDS）增 ITO 薄膜的黏附能力，降低 ITO 蚀刻液对保护区域的渗透，同时从一次 变成分步烘烤腐蚀，以腐蚀 5min 取出清洗然后热板烘烤去除间隙水分期，腐蚀 3 个周期。腐蚀完成形貌如图 2- 3(b)所示,可以发现腐蚀的形貌域干净无残留同时光刻胶保护的区域图形质量高。这是因为在烘烤的过程蒸发，并且在胶和 ITO 薄膜界面形成空气空隙阻碍 ITO 蚀刻液的侵入，中能很好的保护胶下的 ITO 薄膜。同芯片尺寸验制备了圆盘直径分别为 60、80、100、120、140、160 μm 的六种微尺针台测试各芯片在不同注入电流时的 I-V 特性曲线和 I-LOP 特性曲线，
图 2- 7 a)仿真结构示意图 b)模型建立示意图芯片的结构示意图如图 2- 7 所示，器件具体结构参数为：器件的整体尺寸为 300μm，其中蓝宝石衬底高度度为 300 μm，GaN 缓冲层厚度为 2 μm，n 型 GaN 层厚度为 2 μm，其掺杂浓度为 5×10-19cm-3。一个 5 周期的多量子阱层，其中 GaN 势垒层厚度为 12 nm，InGaN 阱层厚度为 3 nm，AlGaN 电子阻挡层厚度为 0.2 μm，p 型 GaN 层厚度为 0.2μm，其掺杂浓度为 5×10-19cm-3。AlGaN 层 Al 的摩尔组分设为 0.07；InGaN 层 In 的摩尔组分设为 0.15，发光波长为蓝光 465nm。模型建立示意如图 2- 7（b）。同时，网格的划分是器件仿真中的一个关键问题，网格节点的数量直接决定我们的仿真计算量大小和速度。同时由于器件的不同结构位置有着不同的光电特性，所以对器件的网格划分尤为重要。我们对决定器件性能的 MQWs区域要赋予较细密的网格以减小误差更接近真实的结果，对我们不太关注的缓冲层和蓝宝石衬底区域赋予比较粗糙的网格以减小我们的仿真计算量提升速度和效率。
【参考文献】
相关期刊论文 前6条
1 胡金勇;黄华茂;王洪;胡晓龙;;ITO表面粗化提高GaN基LED芯片出光效率[J];发光学报;2014年05期
2 许银帆;黄星星;李荣玲;迟楠;;基于LED可见光通信的室内定位技术研究[J];中国照明电器;2014年04期
3 王洪;吴跃峰;钟炯生;黄华茂;;具有侧面柱状结构的高压LED芯片制备[J];光电子.激光;2013年10期
4 王洪;叶菲菲;黄华茂;姚若河;;高亮度LED芯片的反射型电流阻挡层设计与实现[J];光电子.激光;2012年06期
5 梁静秋;李佳;王维彪;;LED阵列的设计和制作工艺研究[J];液晶与显示;2006年06期
6 蒋庆全;两维LED阵列初探[J];现代显示;2001年04期
相关博士学位论文 前1条
1 包兴臻;基于MEMS技术的集成LED微阵列器件研究[D];中国科学院长春光学精密机械与物理研究所;2017年
本文编号：2761505
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2761505.html
