具有绝缘柱结构的双栅MOSFET的性能研究

发布时间：2017-03-30 20:09

  本文关键词：具有绝缘柱结构的双栅MOSFET的性能研究，，由笔耕文化传播整理发布。

【摘要】：近年来,伴随着电子化产业的迅猛发展,芯片集成度的提高,对小型化MOS器件性能的要求也随之提高。在器件尺寸进入纳米级后,各种不良现象的出现,直接或间接的影响着器件的性能。为了缓解这些问题对器件的影响,目前解决途径主要有以下几点：一、寻找新的器件结构和新材料制备工艺；二、使用新的工艺制造技术；三、寻找性能更佳的理论模型。本文主要采用第一种方式,研究新的器件结构DPDG (Dielectric Pocket Double Gate) MOSFET。它是基于双栅MOSFET的基础上,在源漏端沟道侧面添加绝缘柱(DP)的一种结构。DP削弱了源漏端与沟道之间的电荷分享,提高器件的击穿特性和栅控能力,可以更好的抑制短沟道效应(Short Channel Effect, SCE),更适合在高温环境下使用,提高了器件的可靠性。因此,随着DP的加入,使得DPDG MOSFET在小尺寸器件中更受欢迎,成为在设计高温纳米级CMOS电路中最佳候选者之一。本文是从DPDG MOSFET沟道结构出发。通过使用Atlas仿真软件,模拟仿真DPDG MOSFET电学特性。模拟了DPDG MOSFET与DG MOSFET在沟道内的体电势和体电场。结果发现,在源漏沟道绝缘柱表面处的电场和电势会出现大幅度的降低,因此DPDG MOSFET在抑制热载流子(Hot Carrier Effects, HCE)效应和SCE效应方面更有优势。模拟了沟道中心的载流子迁移率,Id～Vds特性以及Id～Vgs特性。最后,在不同的沟道长度下,分析了DPDG MOSFET与DGMOSFET的阂值电压(Threshold voltage, Vt)、亚阈值斜率(subthreshold slope, SS)以及漏感应势垒降低效应(Drain induced Barrier Lowering, DIBL)。结果表明,源漏端DP的加入,降低了HCE和SCE对器件性能的影响,提高器件可靠性。本文是在直角坐标系下,以源漏端绝缘柱之间的沟道建立二维泊松方程,使用抛物线近似方法求解方程,得出在沟道漏端绝缘柱表面的电势模型。通过使用Atlas仿真工具,分析了不同漏压下,模型处在线性区和饱和区时的建模结果与仿真结果。以及在不同栅长下,模型与仿真数据的比较。分析并验证了模型的准确性。讨论并分析了温度对DPDG MOSFET性能的影响。通过Atlas仿真软件模拟器件在不同温度环境下,Id-Vds曲线、Id-Vgs曲线、迁移率以及SCE等相关特性的分布情况。结果发现,温度对器件性能影响很大,外界的温度越高,器件的性能越差。相比与双栅MOSFET, DPDG MOSFET在高温环境中性能更佳。最后从绝缘柱的属性与结构两方面,对DPDG MOSFET性能优化分析。可以看出：DP高度越高或是使用更高介电常数的氧化物作为材料,能够有效的提升器件的性能；源漏端都有DP结构相比于只存在一个漏端的DP结构在抑制SCE效应方面更有优势。这些改进可以让器件在高温环境中更容易保持其性能。
【关键词】：DPDG MOSFET 绝缘柱 表面势 SCE Atlas
【学位授予单位】：安徽大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN386
【目录】：

• 摘要3-5
• Abstract5-9
• 第一章 绪论9-17
• 1.1 MOSFET器件的发展进程9-10
• 1.2 MOSFET面临的挑战10-12
• 1.2.1 工艺方面10-11
• 1.2.2 基础理论方面11-12
• 1.3 DG MOSFET12-13
• 1.4 DP(Dielectric Pocket)DG MOSFET13-15
• 1.5 本文的主要内容和框架15-17
• 第二章 DPDG MOSFET的短沟道特性17-30
• 2.1 TCAD仿真工具介绍17-20
• 2.1.1 Silvaco-Atlas器件仿真工具17-18
• 2.1.2 模型选择18-19
• 2.1.3 数值计算方法19-20
• 2.2 DPDG MOSFET基本特性20-26
• 2.2.1 电势21-22
• 2.2.2 电场22
• 2.2.3 载流子迁移率22-23
• 2.2.4 I_d～V_(ds)曲线23-26
• 2.2.5 I_d～V_(gs)曲线26
• 2.3 短沟道效应(SCE)26-29
• 2.3.1 阈值电压(V_t)27-28
• 2.3.2 亚阈值斜率(SS)28
• 2.3.3 漏感应势垒降低效应(DIBL)28-29
• 2.4 本章小结29-30
• 第三章 DPDG MOSFET沟道绝缘柱表面势模型30-39
• 3.1 一维模型30-31
• 3.2 表面势模型31-34
• 3.3 结果分析34-38
• 3.4 本章小结38-39
• 第四章 DPDG MOSFET温度特性的研究及性能的优化39-48
• 4.1 温度对DPDG MOSFET电学性能的影响39-43
• 4.1.1 I_d～V_(ds)39-40
• 4.1.2 I_d～V_(gs)40-41
• 4.1.3 载流子迁移率41
• 4.1.4 SCE效应41-43
• 4.2 DPDG MOSFET性能优化设计43-47
• 4.2.1 DP属性方面的优化43-44
• 4.2.2 结构方面的优化44-47
• 4.3 本章小结47-48
• 第五章 总结与展望48-50
• 5.1 总结48-49
• 5.2 展望49-50
• 参考文献50-56
• 附图56-57
• 附表57-58
• 致谢58-59
• 攻读学位期间发表的学术论文59

【参考文献】

中国期刊全文数据库 前3条

1 石利娜;庄奕琪;李聪;李德昌;;Analytical modeling of the direct tunneling current through high-k gate stacks for long-channel cylindrical surrounding-gate MOSFETs[J];Journal of Semiconductors;2014年03期

2 ;Performance investigations of novel dual-material gate(DMG) MOSFET with dielectric pockets(DP)[J];Science in China(Series E:Technological Sciences);2009年08期

3 沈寅华,李伟华;双栅MOSFET的研究与发展[J];微电子学;2000年05期

中国硕士学位论文全文数据库 前1条

1 温亮;65nm工艺高性能SRAM的研究与实现[D];国防科学技术大学;2011年

  本文关键词：具有绝缘柱结构的双栅MOSFET的性能研究，由笔耕文化传播整理发布。

本文编号：277963