当前位置:主页 > 科技论文 > 电子信息论文 >

IGBT短路机理与特性的研究

发布时间:2020-08-05 10:47
【摘要】:高压IGBT模块已广泛应用于电力电子技术领域。在实际运行中IGBT会发生各种故障,最常见的故障之一就是负载短路,这对器件本身甚至整个系统都会造成严重的损害。随着IGBT的不断发展,芯片厚度减薄,热容量减小,其短路能力下降,所以研究高压IGBT的短路能力非常重要。本文以3.3kV/50AIGBT为例,对比分析了IGBT的两种短路特性,研究了短路失效机理以及短路过程中的动态雪崩和闩锁效应,分析了外电路参数、结构参数和低温对短路特性以及短路模式下动态雪崩和闩锁效应的影响。主要研究内容如下:1.对比分析了IGBT的两种短路特性,讨论了外电路参数和结构参数对其特性的影响,从理论上分析了短路诱发动态雪崩和闩锁效应的机理。采用专业的仿真软件,建立了3.3kV/50A IGBT的结构模型,通过电热耦合仿真,对比分析了外电路参数和器件结构参数以及低温对两种短路特性的影响,最后指出了增加短路耐受时间的措施。2.采用4元胞并联的器件模型,通过电热耦合仿真,对IGBT短路Ⅱ模式下动态雪崩发生时器件内部的电流密度、电场强度、空穴密度、温度分布以及碰撞电离率进行仿真,研究了短路过程中诱发动态雪崩的机理,对比分析了不同结构参数对短路Ⅱ模式下动态雪崩的影响。结果表明,在短路发生时和短路电流关断时的电压上升过程中,均会发生动态雪崩,且短路电流关断时的动态雪崩更强烈。3.采用单元胞的器件模型,通过电热耦合仿真,分析短路诱发闩锁效应的机理。结果表明,短路发生时电流峰值过大会诱发闩锁,短路电流关断后因温升导致漏电流过大也会诱发闩锁。讨论了短路、动态雪崩及闩锁三者之间的相关性,最后指出了提高短路能力的措施。
【学位授予单位】:西安理工大学
【学位级别】:硕士
【学位授予年份】:2019
【分类号】:TN322.8
【图文】:

元胞,结构示意图,技术


高 IGBT 产品的使用寿命,并且芯片表面采用铜金属化技术,使得工作结温可以达75℃。日立公司采用 HiGT+LiPT 技术[14],如图 1-1(b),HiGT 是具有载流子存储层的 IGBT,可以实现低的饱和电压,LiPT 是指集电极侧低注入的穿通结构,与 LPT PT 结构类似,沟槽结构更利于存储载流子,但成本更高。在 6500V 和 4500V 等级的中,采用了优化的平面栅结构实现低饱和电压和软开关特性,3300V 和 1700V 等级 Advanced Trench 结构[15],在最新文献中为了减小沟槽栅的米勒电容,将沟槽多晶硅侧面减薄,提出了 side gate HiGT 和 Dual Side-Gate HiGT 两种结构[16][17],与传统沟相比,可以进一步降低关断和导通期间的损耗。三菱公司在高压模块中采用优化的平 Fine Planar+LPT 技术[18]和 CSTBT+LPT 技术[19],如图 1-1(c),3300V、4500V 和 650压 IGBT 都采用的是 Fine Planar+LPT 技术,而 1700V 等级中采用 CSTBT+LPT 技术STBT 结构导通时在发射极一侧形成空穴积累层,从而增加载流子浓度以降低导通压降BB 公司采用 Fine planar+SPT+技术[10],SPT 结构结合了 NPT 和 PT 结构优点,使得区厚度较薄,所以通态压降较小,同时具有正温度系数,通态时载流子浓度减小,所断损耗较低。SPT+结构是在 SPT 结构上增加了载流子存储层,进一步减小通态压降PT++结构进一步减薄芯片厚度,以达到提高工作结温的目的[20]。

失效模式,短路


1 绪论发展趋势,各个厂商通过减薄芯片厚度,改变缓冲层化通态压降和关断损耗的矛盾关系,但是通态压降和,以提高器件的可靠性以及整个系统的安全性。的研究现状,IGBT 需要有一定的短路能力,即防止负载短路故障会有常见的四种短路失效模式[21],失效模式 A 是在或大电流导致的闩锁效应;失效模式 B 是指在短路界值时发生的热故障;失效模式 C 是指短路关断过态闩锁或者 VCE过电压击穿;模式 D 是指短路关断

IGBT短路机理与特性的研究


IFEF结构

【相似文献】

相关期刊论文 前10条

1 章定康,武晋峰,张武安,薛智民;体硅 CMOS 的闩锁效应和无闩锁的埋阱 CMOS 技术[J];微电子学与计算机;1987年02期

2 邬益民,阮刚;CMOS集成电路中闩锁效应的模拟[J];复旦学报(自然科学版);1988年03期

3 陆坚;王瑜;;集成电路闩锁效应测试[J];电子与封装;2007年12期

4 黄东巍;蔡依林;任翔;;集成电路动态闩锁效应检测方法研究[J];电子元器件与信息技术;2018年08期

5 康晓锋;李威;李东珊;;CMOS电路抗闩锁研究[J];微处理机;2009年01期

6 樊海霞;朱纯仁;;基于CMOS集成电路闩锁效应理论的实践[J];电子测试;2015年18期

7 黄胜明,宋钦岐;CMOS闩锁效应模型分析及计算机模拟[J];微电子学;1990年03期

8 程晓洁;冯全源;;一种可改善稳压器闩锁效应的过流保护电路[J];电子器件;2006年04期

9 王轩;巨艇;周国昌;赖晓玲;唐硕;;标准单元抗单粒子闩锁效应加固设计[J];空间电子技术;2019年03期

10 上官士鹏;封国强;马英起;韩建伟;;深亚微米SRAM器件单粒子效应的脉冲激光辐照试验研究[J];原子能科学技术;2012年08期

相关会议论文 前4条

1 马璇;;CMOS集成电路的闩锁及预防[A];第十一届全国可靠性物理学术讨论会论文集[C];2005年

2 张新;刘梦新;;基于氮化铝态的SOICMOS集成电路高温性能研究[A];第十六届全国半导体物理学术会议论文摘要集[C];2007年

3 张书玉;张维连;索开南;张生才;姚素英;;SOI材料的发展动态[A];华北地区硅酸盐学会第八届学术技术交流会论文集[C];2005年

4 杨海峰;王睿;龙弯;;CMOS器件闩锁效应防护设计研究与发展现状[A];第十三届全国物理力学学术会议论文摘要集[C];2014年

相关硕士学位论文 前10条

1 田仟惠;IGBT短路机理与特性的研究[D];西安理工大学;2019年

2 杨海峰;线阵碲镉汞探测器的光致反常响应及闩锁效应研究[D];国防科学技术大学;2015年

3 唐晨;功率集成电路中的闩锁效应研究[D];东南大学;2006年

4 齐钊;5V工艺下SCR结构在ESD应力下的特性研究及优化[D];电子科技大学;2015年

5 张小平;CMOS集成电路的抗辐射分析及设计[D];西安理工大学;2003年

6 翟华星;基于离子注入工艺的新型SiC IGBT的设计与仿真[D];西安电子科技大学;2014年

7 马金荣;衬底触发SCR-LDMOS堆叠结构的高压ESD特性研究[D];电子科技大学;2015年

8 何江燕;运算放大器制作工艺和版图设计关键问题的研究[D];天津大学;2012年

9 曲黎明;PDP驱动电路输出端ESD防护设计[D];电子科技大学;2014年

10 陈川;SOI CMOS工艺的I/O PAD设计与实现[D];国防科学技术大学;2009年



本文编号:2781439

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2781439.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户c8e72***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com