RA码编译码器的研究与FPGA实现

发布时间：2020-08-25 08:35

【摘要】：使用纠错编码技术提高信息传输的可靠性是当前计算机和通信领域研究的热点。目前,最经典的纠错编码是接近香农(Shannon)限的Turbo码和低密度奇偶校验(Low-Density Parity-Check,LDPC)码,而本文研究的重复累积码(Repeat Accumulate,RA)码既是一种类Turbo码,又是一种LDPC码,同时具有Turbo码和LDPC码线性时间编译码的优点,具有一定的实际应用价值。论文的最终目的是实现基于改进型交织器的RA码编译码器的FPGA设计。首先,介绍了RA码的定义、国内外发展现状及RA码的表示方法。其次,论文中分析了RA码的编码原理和译码算法。RA码编码时,采用了Turbo码的编码结构,其中交织器的好坏直接影响系统性能的优劣。针对交织器的设计,本文介绍了分组交织器和随机交织器的原理,经过改进、优化之后得到奇偶分组交织器。奇偶分组交织器克服了分组交织器去相关性不彻底的缺陷,避免了随机交织器产生随机数大的问题。RA码译码部分分析了RA码在高斯白噪声信道下置信传播(Belief-Propagation,BP)译码算法的消息更新规则以及在此基础上简化而来的的对数似然比(Log-Likelihood Ratio,LLR)译码算法、最小和(Min Sum,MS)译码算法。在Matlab仿真环境下,基于不同译码算法、不同交织算法、不同迭代次数及不同归一化因子等进行译码性能分析,确定了硬件实现参数。最后,选择Altera公司的DE2-70开发板作为硬件开发平台,使用Verilog语言编写编译码器的功能代码,完成RA码编译码器的FPGA设计。RA码编码器的FPGA设计主要包括重复器模块、交织器模块、组合器模块和累加器模块。而译码器的FPGA设计则根据MS译码算法采用部分并行结构实现,即变量节点和校验节点的消息更新均采用块间并行、块内串行的方式进行。该方案有效地降低了译码电路复杂度。
【学位授予单位】：河北大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN911.22;TN791
【图文】：

河北大学工学硕士学位论文第 4 章 RA 码编译码器的 FPGA 实现 编译码器的硬件平台编译码器的 FPGA 设计是在 Altera 公司的 DE2-70 开发板上进行的，芯片型lone 系列 EP2C70F896C6，有 70000 个逻辑单元，有用户 API 控制的 USB Blas路，有拨动开关、LED 灯等外设，板载 50MHz 和 28.63MHz 晶振。除具有上性外，DE2-70 开发板还具有可以链接多种控制组件的控制面板以及支持标准 I软件。其俯视图如图 4-1 所示。

图 4-3 重复器的 FPGA 实现由图 4-3 可以看出，在 clk_50MHz 时钟信号下输入的信息序列 data 为(0，0，0，1，0，0，1…)，那么在 clk_150MHz 时钟下观察输入信号，即实现了输入信息重复 3 次，重复后的信息序列 repeat_data 为(0，0，0，0，0，0，0，0，0，1，1，1，0，0，0，0，0，0，1，1，1…)，LOCKED_flag 是重复序列的有效使能标志信号。4.2.2 分组交织器的设计方案常见的交织器主要包括读写使能控制，读、写地址序列发生器和双端口 RAM[43]。其中，决定读、写地址序列发生器在什么时候工作并且产生双端口 RAM 的读写控制信号是读写使能控制的主要功能。其原理框图如图 4-4 所示。双端口RAM写地址发生器读地址发生器数据输入 数据输出写地址 读地址

图 4-6 分组交织器的 FPGA 实现图 4-6 中，clk_150M 是时钟信号，rst 是复位信号，dina 是向双端口 RAM 块写入的数据，wraddress1 双端口 RAM 块通过自加 1 产生的顺序写地址。RAM 块的读写使能信号通过计数器 count1 控制，当 count1 在 1-540 范围内，是 RAM 块的写使能 wren1 有效，向 RAM 块顺序写入数据；当 count1 在 541-1080 范围内，是 RAM 块的读使能 rden1 有效，RAM 块的读地址 rdaddress1 是每次自加 180 产生的。从仿真图可以看出，向 RAM块写的的数据 dina 为(0，0，0，0，0，0，0，0，0，1，1，1，0，0，0…)，读地址 rdaddress1为(0，180，360，1，181，361…，179，359，539)，分组交织器通过读地址读取交织后的数据 data_out 为(0，1，0，0，1，0，0，1，0…)，interleaver_flag 是交织数据的有效数据标志信号。4.2.3 奇偶分组交织器的设计方案奇偶分组交织器是将输入信息序列按行写入到双端口 RAM 块，首先将写入的信息

【参考文献】

相关期刊论文 前9条

1 曾雪婷;;重复累积码几种译码算法的研究[J];中国传媒大学学报(自然科学版);2015年06期

2 刘骏;李静;于沛东;;一种Turbo码随机交织器的迭代估计方法[J];通信学报;2015年06期

3 张红泰;刘宏立;刘述钢;;基于满二叉树的RA码交织器设计[J];计算机工程与科学;2015年04期

4 苏悦;王建辉;;一种结构化LDPC码的部分并行译码器设计[J];航天器工程;2014年03期

5 张兰;许肖梅;冯玮;陈友淦;;浅海水声信道中重复累积码性能研究[J];兵工学报;2012年02期

6 张敬毅;金明录;;一种改进的RA译码算法[J];电子与信息学报;2011年11期

7 孙蓉;刘景伟;孙岳;白宝明;;非规则RA码无码率特性分析[J];系统工程与电子技术;2011年03期

8 文武;肖而靖;朱联祥;;基于改进PEG算法的多元RA码交织器设计[J];重庆邮电大学学报(自然科学版);2010年02期

9 李忻;黄绣江;聂在平;;MIMO无线传输技术综述[J];无线电工程;2006年08期

相关硕士学位论文 前8条

1 陶李;Turbo编译码方案研究与实现[D];东南大学;2017年

2 曾苗;LDPC编译码及其FPGA实现[D];华中科技大学;2016年

3 张运鑫;LDPC码高效编译码器设计与FPGA实现[D];河北大学;2015年

4 郭艺峰;基于LDPC码的BP译码改进算法研究[D];西安电子科技大学;2014年

5 钱明;基于混沌伪随机序列的交织器设计及性能分析[D];南京大学;2014年

6 左恩宇;RA码的优化译码算法与性能分析[D];西安电子科技大学;2014年

7 宁成月;基于FPGA的Turbo码编译码器研究[D];长春理工大学;2012年

8 朱南;RA码的构造及RA码中交织器的研究与设计[D];电子科技大学;2008年

本文编号：2803498