基于CMOS工艺的毫米波宽带三倍频器设计

发布时间：2020-08-25 15:54

【摘要】：倍频器作为射频前端一个重要单元,对高频电子系统的整体性能具有比较大的影响。随着毫米波技术的应用和发展,对具有频率扩展作用以及作为高稳定性、良好相位特性信号源倍频器的研究也迫在眉睫。因此,本论文基于65nm CMOS工艺完成了一款Ka(26.5~40GHz)波段三倍频器(Tripler)单片微波集成电路(MMIC)设计。首先,本论文简要地对近年来国内外毫米波倍频器和功率放大器(PA)的研究现状进行了系统性的调研和总结。紧接着介绍了倍频器和功率放大器的基础理论及原理,并对无源器件的基本知识点和功率放大器的带宽拓展方法和技术做了简单的描述。其次,在电路结构上,论文采用了由一个前置三倍频器和一个后置功率放大器来构成一个具有高输出功率的Ka波段三倍频器。其中,前置三倍频器采用变压器构成差分结构且参与到输入及输出端的阻抗匹配网络当中,MOS管的直流偏压使其工作在C类以产生丰富的三次谐波。仿真结果显示,其最大功率增益为-6d B,谐波抑制比大于7d B。3-d B带宽为33GHz(24~57GHz),33GHz频点处最大输出功率为0d Bm,版图面积为792×560um2。后置功率放大器是在总结两级级联共源功率放大器成功流片的经验上进行设计的三级级联共源功率放大器,目的在于实现更高的增益输出。两级和三级级联功率放大器都利用多枝节匹配方法及偏置电路的滤波作用实现宽带匹配网络,射频信号线下方使用放射状地阻隔层以减小信号传输损耗和版图面积。两级级联功率放大器经测试得到,在1.2V的工作电压下,此放大器在24至52GHz 3-d B带宽内的最大小信号增益为7d B。在35GHz频点处的饱和输出功率(Psat)为14.1d Bm,1d B压缩点处输出功率(P1d B)为12d Bm,40GHz频点处功率附加效率(PAE)为9.6%,直流功耗100m W。芯片面积(不包括PAD)为434×184um2。三级级联功率放大器是在此设计基础上增加一级驱动级,以提高增益。最后,在前述三倍频器和功率放大器芯片设计的基础上,将两者直接进行级联,集成实现一个完整的三倍频器。仿真得到,其在输入功率为10d Bm情况下的最大功率增益为7d B,3-d B带宽为21GHz(28.5~49.5GHz)。33GHz频点处的1d B压缩点输出功率为12d Bm,最大饱和输出功率为13.2d Bm,功率附加效率为7.5%,直流功耗为169.56m W,谐波抑制比大于8d B,版图面积为1421×592um2。本论文对Ka波段三倍频器和功率放大器的设计和仿真方法进行了详细的分析与总结,并基于65nm CMOS工艺设计了一款三倍频器毫米波芯片,为毫米波三倍频器的设计提供了参考与借鉴。
【学位授予单位】：杭州电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN771

【参考文献】