应用于Serdes系统的高速振荡器和分频器设计

发布时间：2020-10-11 12:52

　　 相比于数据的并行传输方式,串行传输因其具有较高的传输速率、较低的复杂性和成本等优势逐渐成为数据传输方式的主流,基于串行通信技术的Serdes系统已经成为当今社会海量信息高速传输的硬件基础。Serdes系统将并行的TTL数据信号转化成串行信号发送到接收机,经时钟数据恢复电路从串行信号中恢复出时钟信号完成对接收数据的再定时。其中压控振荡器和二分频器是时钟数据恢复电路中工作频率最高的两个电路模块,其性能的优劣是整个Serdes系统稳定工作的关键。本文旨在设计一款应用于Serdes系统接收机中、中心频率为25GHz的宽带电感电容压控振荡器以及对振荡器输出时钟进行二分频的高速分频器,较高的工作频率是限制振荡器和分频器性能的主要因素,也是本设计面临的最大挑战。本文从振荡器工作原理、无源器件(电感、可变电容管)电学特性以及振荡器相位噪声模型等基础概念出发,采用由NMOS、PMOS管组成的互补交叉耦合对管作为电流偏置型振荡器的负阻网络;使用5位数控开关电容阵列保证振荡器足够的频率调谐范围以及较小的调谐灵敏度K_(VCO),该开关电容电路可有效减小MOS管寄生电容对振荡器的影响;为确保振荡器在温度等非理想因素的影响下仍能正常起振,振荡器的电流源采用4位数控电流阵列,使得偏置电流在0~2mA之间可调;振荡器的缓冲级采用差分放大器结构,在输出差分时钟信号的同时具有一定的增益。同时本文采用基于电流模式逻辑结构的分频器实现对该振荡器输出25GHz时钟信号的二分频。本次设计使用TSMC 40nm CMOS工艺,完成了振荡器和分频器的电路设计、版图设计以及后仿真。后仿结果表明:在1.2V电源电压供电下,振荡器消耗约9mW的功率,输出峰峰值约800mV的振荡信号,该振荡器可覆盖的调谐频率范围为24.5GHz-29.8GHz,全频率范围内的相位噪声均低于-90dBc/Hz@1MHz,最大K_(VCO)约960MHz/V,振荡器的后仿真结果满足设计要求。二分频器的后仿结果表明:在1.2V电源电压供电下,分频器的自激振荡频率约为13.25GHz,分频器需要的最小输入半边摆幅为80mV,同时可输出四相位时钟。
【学位单位】：湖南大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN752;TN772
【部分图文】：

Serdes系统架构图

基于锁相环架构的CDR环路

不同种类VCO的技术寿命期
【参考文献】

相关期刊论文 前6条

1 安鹏;陈志铭;桂小琰;;基于90nm CMOS工艺的37GHz分频器[J];微电子学;2015年04期

2 王飞;许魁;徐友云;张冬梅;;大数据无线通信面临的几点挑战与对策[J];电子技术应用;2015年03期

3 周春元;李国林;;基于90nm CMOS工艺的12GHz二分频器[J];微电子学;2008年05期

4 高丹;朱明华;徐元森;;硅基螺旋电感模型及Q值优化[J];微处理机;2008年01期

5 云振新;;压控振荡器技术的回顾与展望[J];电子元器件应用;2004年08期

6 李小进,石艳玲,赖宗声,朱自强;硅基RF平面螺旋电感的圈数对品质因子的影响[J];半导体学报;2003年09期

相关博士学位论文 前1条

1 唐长文;电感电容压控振荡器[D];复旦大学;2004年

相关硕士学位论文 前10条

1 高孟川;基于0.13μm CMOS和SiGe HBT工艺的压控振荡器的研究和设计[D];东南大学;2017年

2 张宇辰;多模多标准收发机频综中宽带压控振荡器的设计[D];东南大学;2017年

3 王伟;基于65nm CMOS工艺低能耗低噪声LC振荡器研究与设计[D];中国科学技术大学;2016年

4 黄权杰;应用于高速SerDes中八相位压控振荡器的设计[D];东南大学;2016年

5 陈悦鹏;多模多标准接收机中宽带压控振荡器的设计[D];东南大学;2016年

6 李剑宏;13GHz VCO及锁相环设计[D];东南大学;2016年

7 尚云骅;基于PCIe的高速接口设计与验证[D];西安电子科技大学;2016年

8 张冬冬;硅基5GHz LC压控振荡器设计[D];西安电子科技大学;2016年

9 秦平;高线性低相噪压控振荡器电路设计[D];东南大学;2015年

10 张建;高性能注入锁定分频器关键技术研究[D];天津大学;2014年

本文编号：2836616