采用全局斩波的多位量化Delta-Sigma ADC的设计
发布时间：2020-11-13 20:24
随着数字集成电路设计的蓬勃发展,作为模拟信号与数字信号转换桥梁的ADC对数字电路的作用也就显得尤为重要。其中Δ-Σ(Delta-Sigma)ADC以其高精度特性、较低的模拟电路设计复杂度以及与数字模块良好的兼容性在低频测量、音频等领域备受重视。特别是对直流失调、1/f噪声的抑制以及精度的提升一直是该领域研究的热点。本文首先介绍了Δ-ΣADC的研究背景,并以国内外发展现状为基础进行分析总结。然后从原理上详细分析了Δ-Σ调制器、多位量化技术及动态元件匹配、数字抽取滤波器和全局斩波技术。在分析系统传递函数之后,建立调制器的行为级模型,采用4阶4位量化、改进的CIFF(Cascaded Integrators Feed-Forward)结构,并考虑多位反馈DAC的非线性影响建立了数字加权平均(DWA)的模型,之后配合调制器的设计建立了数字抽取滤波器的行为级模型,进行了完整Δ-ΣADC的行为级仿真,确保了系统的稳定性并得到了后续电路设计的指标。在此基础上,设计了以开关电容为基础的调制器电路,其中DWA作为调制器的数字校正模块通过RTL代码实现;数字滤波器采用直接级联型的5级积分梳状滤波器(CIC filter),输出为24位的数字码;配合模拟调制器以及数字滤波器的工作实现了全局斩波技术,前级斩波开关采用带虚拟管的CMOS对管结构,后级斩波采用数字电路实现,仿真结果表明,在38.4k Hz的采样频率下,信号带宽75~1.2k Hz可调,整体ADC的信噪失真比SNDR最高可达为123.6d B,有效位数为20.4bits,谐波失真在-130d B左右。采用华虹350nm CMOS工艺完成整体ADC的版图设计,其中模拟模块采用全定制的设计方法,数字部分通过综合自动布局布线生成版图,最终整体版图核心面积为2mm×0.8mm。并对调制器模块进行了后仿,调制器所达到的SNDR为120.4d B,3次谐波失真-115d B,达到了设计指标。
【学位单位】：哈尔滨工业大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN792
【部分图文】：
图 1-1 Jose R. Custodio 文中的调制器结构[19]a) 非线性 DAC b) 线性 DAC图 1-2 参考文献[19]中输入信号为-7dBFS 时的 Delta-Sigma 调制器 fft 分析对比015 年，N.Y.Sutri 和 J.O.Dennis 针对使用斩波稳定技术的调制器中的噪声术做出分析，并且该技术主要应用于CMOS-MEMS传感器读取接口电路中献主要探讨了在使用斩波开关时所产生的噪声，并从 CMOS 管的类型、
- 3 -a) 非线性 DAC b) 线性 DAC图 1-2 参考文献[19]中输入信号为-7dBFS 时的 Delta-Sigma 调制器 fft 分析对比2015 年，N.Y.Sutri 和 J.O.Dennis 针对使用斩波稳定技术的调制器中的噪声最小化技术做出分析，并且该技术主要应用于CMOS-MEMS传感器读取接口电路中。这篇文献主要探讨了在使用斩波开关时所产生的噪声，并从 CMOS 管的类型、宽长比以及 Dummy 开关的使用来降低斩波稳定技术中的额外噪声。图 1-3 给出了使用 Dummy 开关降低噪声的仿真结果[20]。
a) 不使用 dummy 开关 b) 使用 dummy 开关图 1-3 参考文献[20]中 Dummy 开关对噪声的影响2016 年，Yousof Mortazavi 等人设计了一款基于脉冲宽度调制技术的（PW-ΣADC，利用脉冲的持续时间而不是电压电流作为其闭环系统的模拟操作制器采用一阶 3-b 型的结构，使用 0.18μm CMOS 工艺，整体面积75mm2，测试结果显示在 2MHz 带宽时 SNR 达到 45.1dB[21]。2018 年，Dak 等人设计了一款使用片上 DAC 校正技术的高速连续时间的多位量化 Δ-，使用高线性度合并输入反馈 Gm-C 积分器提高转换器的线性度并降低功求反馈 DAC 共模与输入信号共模相匹配，还提出了一种用于电流转向C 的偏置电路，以将其输出共模与 PVT 上的输入信号共模相匹配。在 2.8率下工作的 70 MHz 带宽三阶调制器的仿真结果显示，使用所提出的动态可以使带内噪声提高 2.8 dB，SNDR 达到 72dB，并且保持了跨 PVT 的共求[22]。.2 国内研究现状
【参考文献】
本文编号：2882602
【学位单位】：哈尔滨工业大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TN792
【部分图文】：
图 1-1 Jose R. Custodio 文中的调制器结构[19]a) 非线性 DAC b) 线性 DAC图 1-2 参考文献[19]中输入信号为-7dBFS 时的 Delta-Sigma 调制器 fft 分析对比015 年，N.Y.Sutri 和 J.O.Dennis 针对使用斩波稳定技术的调制器中的噪声术做出分析，并且该技术主要应用于CMOS-MEMS传感器读取接口电路中献主要探讨了在使用斩波开关时所产生的噪声，并从 CMOS 管的类型、
- 3 -a) 非线性 DAC b) 线性 DAC图 1-2 参考文献[19]中输入信号为-7dBFS 时的 Delta-Sigma 调制器 fft 分析对比2015 年，N.Y.Sutri 和 J.O.Dennis 针对使用斩波稳定技术的调制器中的噪声最小化技术做出分析，并且该技术主要应用于CMOS-MEMS传感器读取接口电路中。这篇文献主要探讨了在使用斩波开关时所产生的噪声，并从 CMOS 管的类型、宽长比以及 Dummy 开关的使用来降低斩波稳定技术中的额外噪声。图 1-3 给出了使用 Dummy 开关降低噪声的仿真结果[20]。
a) 不使用 dummy 开关 b) 使用 dummy 开关图 1-3 参考文献[20]中 Dummy 开关对噪声的影响2016 年，Yousof Mortazavi 等人设计了一款基于脉冲宽度调制技术的（PW-ΣADC，利用脉冲的持续时间而不是电压电流作为其闭环系统的模拟操作制器采用一阶 3-b 型的结构，使用 0.18μm CMOS 工艺，整体面积75mm2，测试结果显示在 2MHz 带宽时 SNR 达到 45.1dB[21]。2018 年，Dak 等人设计了一款使用片上 DAC 校正技术的高速连续时间的多位量化 Δ-，使用高线性度合并输入反馈 Gm-C 积分器提高转换器的线性度并降低功求反馈 DAC 共模与输入信号共模相匹配，还提出了一种用于电流转向C 的偏置电路，以将其输出共模与 PVT 上的输入信号共模相匹配。在 2.8率下工作的 70 MHz 带宽三阶调制器的仿真结果显示，使用所提出的动态可以使带内噪声提高 2.8 dB，SNDR 达到 72dB，并且保持了跨 PVT 的共求[22]。.2 国内研究现状
【参考文献】
相关博士学位论文 前2条
1 徐建;高精度ΔΣ调制器的高性能优化技术研究[D];浙江大学;2012年
2 吴笑峰;高精度sigma-delta ADC的研究与设计[D];西安电子科技大学;2009年
相关硕士学位论文 前2条
1 王洪颖;低功耗16位精度Delta Sigma ADC的设计[D];哈尔滨工业大学;2015年
2 郭小梅;18位级联Delta-Sigma ADC的设计[D];哈尔滨工业大学;2015年
本文编号：2882602
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2882602.html
