当前位置:主页 > 科技论文 > 电子信息论文 >

超声模拟前端低噪声放大器的设计与研究

发布时间:2020-11-20 17:11
   超声诊断由于其对人体的伤害小等特点,受到了广泛的关注和研究。随着医疗超声成像系统向着体积小功耗小的趋势发展,模拟接收前端系统受到了广泛的关注。本文针对超声成像模拟前端接收系统中的CMOS低噪声放大器(low noise amplifier,低噪放,LNA)进行深入研究和设计。本文首先详细分析了CMOS低噪放的各个性能参数,如噪声、线性度、阻抗匹配以及稳定度。不仅介绍了用于二端口网络分析的S参数分析,而且还简要分析了超声成像系统。其中,分析了换能器的种类和特点,超声信号的特点和动态范围以及系统功耗要求,为LNA设计提供理论基础。并且,由于动态范围大的特点设计了LNA的后级电路TGC放大器(Time Gain Compensation,TGC)。基于TSMC0.18μm工艺,TGC的增益能够实现4种值的设置(0/12/26/40dB)。本设计基于传统的宽带放大器结构,将并联反馈结构与共栅结构相结合,采用电流复用、跨导增强原理实现了并联反馈/共栅混合差分结构的低噪声放大器。该电路能够在低功耗的情况下实现良好噪声性能。电路基于TSMC0.18μm工艺,对电路进行设计,在工作频率100kHz到10MHz内电路的S11小于-12dB,S22小于-20dB,增益13dB,反向隔离度小于-39.52dB,噪声系数小于2.65 dB,三阶交调点为-8.85dBm,功耗为2mW。对于电路版图的设计,本文对核心放大管上采用了共质心匹配方式,版图的面积为90μm*240μm。所设计的LNA输入输出匹配度好,增益适中,反向隔离度好,线性度良好,噪声性能良好且功耗低。另外,通过对换能器的模型的分析,本文提出了与传统超声系统低噪放输入匹配方式ART(Active Resistive Termination)结构不同的电容消除技术(Active Capacitive Cancellation Technology,ACC)。低噪放的核心放大器采用两级放大结构,分别是PMOS折叠共源共栅输入级和AB类输出级。电路采用共模反馈电路稳定共模电压和高摆幅的方式偏置电路,同时还设计了带隙基准电路给偏置电路提供“理想”的电流源。基于TSMC0.18μm工艺对电路进行设计,将本文提出的ACC技术与传统的ART技术实现两种匹配的方式进行了比较和分析,并确定了ACC反馈电容的最优值。在工作频率100kHz到10MHz内,电路的增益为17.85dB,输入参考噪声电压功率谱密度为1.4nV Hz。最后对电路进行了版图设计,同样对放大器核心管采用了共质心匹配的方式,版图的面积为290μm*130μm。所设计的电容消除技术的LNA性能相比于传统ART技术带宽增大,增益高,噪声性能良好。综上,本文根据超声成像模拟前端系统的需求,设计了两种低噪声放大器,以及LNA后级电路TGC放大器,并且对每个电路的性能进行仿真以及分析。另外,作者还对并联反馈共栅混合结构放大器以及电容消除技术放大器按照设计要求进行版图设计。
【学位单位】:西安电子科技大学
【学位级别】:硕士
【学位年份】:2018
【中图分类】:TN722.3
【部分图文】:

1dB压缩点,放大器,仿真结果,三阶交调失真


图3.15 SFBCG 放大器 1dB 压缩点仿真结果线性度1dB压缩点仿真结果,仿真是在频率为5.01MHz,1dB压缩阶交调点仿真结果,当输入双音信号为 5.009MHz 和 5.011-8.85dBm,足够高,很难产生三阶交调失真。另外,三阶9.85dB,与 2.2.3 节的理论分析相差不大。

三阶交调点,放大器,仿真结果,三阶交调失真


图3.15 SFBCG 放大器 1dB 压缩点仿真结果线性度1dB压缩点仿真结果,仿真是在频率为5.01MHz,1dB压缩交调点仿真结果,当输入双音信号为 5.009MHz 和 5.011-8.85dBm,足够高,很难产生三阶交调失真。另外,三阶.85dB,与 2.2.3 节的理论分析相差不大。

版图


图3.17 SFBCG 版图电路版图实现过程中,往往会引入一定工艺偏差,但是我们不希望工艺偏差出现在关键管子上,否则就会导致电路性能变差,有时候导致电路无法正常工作[45]。所以,关键电路关键管子必须做到匹配。指状交叉法同质共心匹配和虚拟器件(dummy)法等是常用的手段。SFBCG 混合放大器的关键管子是作为同时作为共栅管和共源管的两个PMOS和NMOS放大管。对这四个管子采用了同质共心匹配方式,周围加Dummy管子,使得工艺偏差尽量减小来减小对实际电路性能的破坏。另外,电阻使用 poly层,因为 poly 电阻的阻值相对于掺杂层电阻的组织更容易精确控制。因为本电路所使用的电容过大如果集成到片内会占据很大的面积,所以采用片外分立电容。本文所设计的SFBCG混合拓扑结构的低噪放的版图如图3.17所示,电路外围加上了隔离环,以防止在整个芯片上模拟与数字信号的互相影响。另外,不同层金属走线尽量垂直交叉较少重叠面积。金属线宽度在满足电流的需要下尽量的小。最终,低噪放的面积为240μm*90μm。
【参考文献】

相关期刊论文 前2条

1 ;高性能模拟前端产品提升医疗设备成像质量[J];电子设计技术;2008年05期

2 幸新鹏;李冬梅;王志华;;CMOS带隙基准源研究现状[J];微电子学;2008年01期



本文编号:2891735

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2891735.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户452ca***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com