基于接口逻辑模型的DTMF芯片顶层时序分析及优化设计方法研究
发布时间：2020-12-05 23:54
随着超大规模集成电路设计进入深亚微米时代,一方面,人们由于芯片功能的极大提升而在日常的生活工作中获益匪浅,另一方面,由于特征尺寸的不断缩小,芯片的物理设计也变得越来越复杂,物理设计的耗时也越来越长。为了提高设计效率,芯片设计耗时不断减少,但是芯片设计规模越来越大,越来越多的人开始关注于减少物理设计耗时。于是,急需提供一种能够提高物理设计效率与竞争力的方法。本课题针对作者所在公司设计的一款具有信号收发功能的双音多频(DTMF,Dual Tone Multi Frequency)信号收发芯片的前端设计数据,利用cadence公司的数字后端物理综合工具innovus,研究基于接口逻辑模型的层次化物理设计方法,相对于传统的展平式物理设计,可显著减少设计耗时。首先,在分析DTMF芯片构架及设计规格的基础上,基于展平式物理设计,完成了该芯片物理实现及静态时序分析。其次,采用设计规划的方法在原有展平式物理设计中分离出results_conv和tdsp_core二模块并分别进行物理实现,创建了这两物理实现后模块的接口逻辑模型,通过顶层调入该接口逻辑模型完成整体设计的物理实现,最后将两个模块与顶层组装,...
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：87 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 概述
1.1 选题背景及研究意义
1.2 国内外研究现状
1.3 论文主要工作和章节结构
1.3.1 论文主要工作
1.3.2 论文章节结构
第二章 物理设计的基本理论
2.1 展平式物理设计方法
2.2 层次化物理设计方法
2.3 基于接口逻辑模型的层次化物理设计
2.4 小结
第三章 双音多频信号收发芯片的展平式物理设计
3.1 双音多频信号收发芯片构架与设计要求
3.1.1 DTMF芯片构造
3.1.2 DTMF芯片设计要求
3.2 数据的准备与验证
3.2.1 数据的准备
3.2.2 数据的验证
3.3 布局规划
3.3.1 布局规划顺序
3.3.2 模块约束类型
3.3.3 电源规划
3.3.4 布局规划结果
3.4 实例化单元的放置
3.4.1 障碍物
3.4.2 井连接单元
3.4.3 封头单元
3.4.4 衬垫
3.4.5 标准单元
3.4.6 填充单元
3.4.7 扫描单元
3.5 全局物理综合流程及优化方法
3.5.1 全局优化
3.5.2 设计规则违例的修复
3.5.3 时序优化与面积优化
3.5.4 时序再优化
3.5.5 建立时间复原
3.5.6 全局物理综合结果
3.6 时钟树综合
3.6.1 时钟数综合参数
3.6.2 时钟树生成与spec文件创建
3.7 布线
3.7.1 全局布线
3.7.2 详细布线
3.8 本章小结
第四章 双音多频信号收发芯片的基于接口逻辑模型的层次化物理设计
4.1 芯片规划
4.1.1 插入贯穿
4.1.2 分配引脚
4.1.3 时序预算
4.2 芯片物理实现
4.2.1 接口逻辑模型原理
4.2.2 块级物理实现与创建接口逻辑模型
4.2.3 顶层物理实现
4.3 芯片组装
4.4 本章小结
第五章 设计验证与结果分析
5.1 时序验证
5.1.1 静态时序分析
5.1.2 时序分析结果
5.2 物理验证
5.2.1 设计规则检查
5.2.2 电路规则检查
5.3 逻辑等效验证
5.4 结果分析
5.5 接口逻辑模型方法应用
5.6 本章小结
第六章 总结与展望
6.1 总结
6.2 展望
附录
附录A:模块分割的部分脚本
附录B:接口逻辑模型的部分脚本
附录C:芯片组装的部分脚本
参考文献
致谢
作者简介
1. 基本情况
2. 教育背景
3. 攻读硕士学位期间的研究成果
【参考文献】：
期刊论文
[1]我国集成电路产业的机遇与挑战[J]. 贾传炫. 集成电路应用. 2017(02)
[2]基于LEON3开源软核的卫星导航接收机设计[J]. 魏东明,王峰,刘浩成,王家燃,曹鼎. 电讯技术. 2016(06)
[3]考虑物理布局布线约束的快速时序收敛[J]. 刘毅. 中国集成电路. 2016(Z1)
[4]2015年中国集成电路设计业的发展情况[J]. 魏少军. 集成电路应用. 2016(01)
[5]基于接口逻辑模型的MCU物理设计优化研究[J]. 王鹏,侯立刚,吴武臣,彭晓宏. 微型机与应用. 2012(16)
硕士论文
[1]28nm工艺下双核Cortex-A9处理器芯片的物理设计[D]. 高明.东南大学 2016
[2]层次化物理设计中时序预算及优化方法[D]. 詹武.国防科学技术大学 2015
本文编号：2900317
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：87 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 概述
1.1 选题背景及研究意义
1.2 国内外研究现状
1.3 论文主要工作和章节结构
1.3.1 论文主要工作
1.3.2 论文章节结构
第二章 物理设计的基本理论
2.1 展平式物理设计方法
2.2 层次化物理设计方法
2.3 基于接口逻辑模型的层次化物理设计
2.4 小结
第三章 双音多频信号收发芯片的展平式物理设计
3.1 双音多频信号收发芯片构架与设计要求
3.1.1 DTMF芯片构造
3.1.2 DTMF芯片设计要求
3.2 数据的准备与验证
3.2.1 数据的准备
3.2.2 数据的验证
3.3 布局规划
3.3.1 布局规划顺序
3.3.2 模块约束类型
3.3.3 电源规划
3.3.4 布局规划结果
3.4 实例化单元的放置
3.4.1 障碍物
3.4.2 井连接单元
3.4.3 封头单元
3.4.4 衬垫
3.4.5 标准单元
3.4.6 填充单元
3.4.7 扫描单元
3.5 全局物理综合流程及优化方法
3.5.1 全局优化
3.5.2 设计规则违例的修复
3.5.3 时序优化与面积优化
3.5.4 时序再优化
3.5.5 建立时间复原
3.5.6 全局物理综合结果
3.6 时钟树综合
3.6.1 时钟数综合参数
3.6.2 时钟树生成与spec文件创建
3.7 布线
3.7.1 全局布线
3.7.2 详细布线
3.8 本章小结
第四章 双音多频信号收发芯片的基于接口逻辑模型的层次化物理设计
4.1 芯片规划
4.1.1 插入贯穿
4.1.2 分配引脚
4.1.3 时序预算
4.2 芯片物理实现
4.2.1 接口逻辑模型原理
4.2.2 块级物理实现与创建接口逻辑模型
4.2.3 顶层物理实现
4.3 芯片组装
4.4 本章小结
第五章 设计验证与结果分析
5.1 时序验证
5.1.1 静态时序分析
5.1.2 时序分析结果
5.2 物理验证
5.2.1 设计规则检查
5.2.2 电路规则检查
5.3 逻辑等效验证
5.4 结果分析
5.5 接口逻辑模型方法应用
5.6 本章小结
第六章 总结与展望
6.1 总结
6.2 展望
附录
附录A:模块分割的部分脚本
附录B:接口逻辑模型的部分脚本
附录C:芯片组装的部分脚本
参考文献
致谢
作者简介
1. 基本情况
2. 教育背景
3. 攻读硕士学位期间的研究成果
【参考文献】：
期刊论文
[1]我国集成电路产业的机遇与挑战[J]. 贾传炫. 集成电路应用. 2017(02)
[2]基于LEON3开源软核的卫星导航接收机设计[J]. 魏东明,王峰,刘浩成,王家燃,曹鼎. 电讯技术. 2016(06)
[3]考虑物理布局布线约束的快速时序收敛[J]. 刘毅. 中国集成电路. 2016(Z1)
[4]2015年中国集成电路设计业的发展情况[J]. 魏少军. 集成电路应用. 2016(01)
[5]基于接口逻辑模型的MCU物理设计优化研究[J]. 王鹏,侯立刚,吴武臣,彭晓宏. 微型机与应用. 2012(16)
硕士论文
[1]28nm工艺下双核Cortex-A9处理器芯片的物理设计[D]. 高明.东南大学 2016
[2]层次化物理设计中时序预算及优化方法[D]. 詹武.国防科学技术大学 2015
本文编号：2900317
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2900317.html
