基于相邻位逻辑运算的相对游程长度的编码方案研究

发布时间：2020-12-06 12:19

　　随着集成电路产业的迅速发展,使得集成电路所要承载的数据越发庞大,从而集成于芯片上的知识产权核也变得越来越多,但芯片却趋向于微小化、智能化发展,这就要求增强芯片各方面的性能,芯片的复杂化意味着芯片性能测试时遇到的故障也更加复杂。目前有几个方面的问题亟待解决:减少测试时间,降低测试耗能,减少测试数据量等。测试数据压缩技术是目前最常用的方法之一。本论文介绍了数据压缩技术的研究背景及现状,系统芯片(System on Chip,SOC)的相关知识及面临的挑战,综述了几种常见的数据压缩方法,并分别对这些方法做了对比与改进措施。就自动测试设备ATE(Automat Test Equip)而言,传统的编码方法主要是通过对测试数据中连续1游程和连续0游程进行编码,对于它的分析发现和测试集中不仅存在连续的0游程和连续的1游程,还存在着大量的交替10游程和交替01游程,传统的编码方法对这种交替游程的编码时,代码字的长度与原始长度相比并没有优势,甚至比原始长度还要长,这样就达不到数据压缩的效果。在此提出一种基于相邻位逻辑运算的相对游程长度的编码方案,使用相邻位逻辑运算通过在总数据不变的情况下减少测试数据的游... 

【文章来源】：安庆师范大学安徽省

【文章页数】：47 页

【学位级别】：硕士

【部分图文】：

BOST的一般结构

Huffman编码实例

对3个最高出现频率的数据块的Huffman树

【参考文献】：
期刊论文
[1]A Nonlinear Observer Approach of SOC Estimation Based on Hysteresis Model for Lithium-ion Battery[J]. Yan Ma,Bingsi Li,Guangyuan Li,Jixing Zhang,Hong Chen.  IEEE/CAA Journal of Automatica Sinica. 2017(02)
[2]一种用于测试数据压缩的自适应EFDR编码方法[J]. 邝继顺,周颖波,蔡烁.  电子与信息学报. 2015(10)
[3]高频电子管功率放大器的建模与仿真[J]. 李竹影,曹文康,刘冶,赵亚.  海军工程大学学报. 2015(05)
[4]基于逻辑运算的折半划分测试数据压缩方法[J]. 吴琼,黄丽.  系统仿真学报. 2015(06)
[5]集成电路产业形态的演变和发展机遇[J]. 雷瑾亮,张剑,马晓辉.  中国科技论坛. 2013(07)
[6]利用少数相关位的SoC测试数据压缩方法[J]. 欧阳一鸣,黄贵林,梁华国,谢涛,黄正峰.  电子测量与仪器学报. 2013(01)
[7]并行折叠计数器的BIST方案[J]. 梁华国,李鑫,陈田,王伟,易茂祥.  电子学报. 2012(05)
[8]一种相对游程长度编码方案[J]. 韩建华,詹文法,查怀志.  计算机科学. 2012(05)
[9]基于位跳变相容的多扫描链压缩方法[J]. 欧阳一鸣,刘军,梁华国,黄喜娥.  电子测量与仪器学报. 2011(07)
[10]一种混合定变长虚拟块游程编码的测试数据压缩方案[J]. 詹文法,梁华国,时峰,黄正峰.  电子学报. 2009(08)

博士论文
[1]SoC可测性设计中低成本与低功耗测试技术研究[D]. 吴铁彬.国防科学技术大学 2015
[2]数字集成电路自动测试生成算法研究[D]. 黄越.江南大学 2012
[3]数字集成电路测试方法研究[D]. 刘煜坤.哈尔滨理工大学 2009

硕士论文
[1]数据采集系统的内建自测试技术研究[D]. 吴震霖.中北大学 2015
[2]数字集成电路测试生成算法研究[D]. 赵莹.哈尔滨理工大学 2005



本文编号：2901354