Cortex-A7四核CPU的低功耗设计与实现

发布时间：2017-04-10 13:03

  本文关键词：Cortex-A7四核CPU的低功耗设计与实现，由笔耕文化传播整理发布。

【摘要】：半导体工艺进入深亚微米阶段之后,芯片功耗问题日益严重。尤其进入90nm工艺以后,芯片静态功耗呈指数增长,严重制约了手持移动终端设备的发展。论文来源于一个40nm工艺的手机处理器芯片项目,其中Cortex-A7四核CPU模块的静态功耗高达106mW,占芯片总静态功耗的51%,过高的静态功耗缩短了手机待机时间。本文研究内容是在不影响设计性能的前提下有效降低CPU模块的静态功耗。本文基于低功耗技术的理论分析和四核A7的自身特点,选择采用多阈值电压技术和电源关断技术降低芯片的静态功耗。在逻辑综合阶段,本文基于多阈值电压技术设计了一种针对时序以及功耗的逻辑综合策略,通过与原有方案的对比,新方案能够在满足设计性能的前提下有效降低静态功耗。此外针对四核A7多核多模的特点,优化了CPU模块的电源关断策略,丰富了CPU内部的低功耗工作模式,并通过统一功耗描述语言(United Power Format,UPF)和后端物理设计实现了电源关断策略,完成了相关低功耗验证工作。最终本文完成了CPU模块的时序收敛和功耗验证等芯片签核(Sign-off)工作,CPU模块的工作频率达到了850MHz,尺寸大小为3.6x3.5mm2,静态功耗大小为38mW,电压降小于5%。本文完成了CPU模块的低功耗设计与实现工作,在不影响设计性能的前提下有效降低了芯片的静态功耗,芯片最终成功流片。目前该手机处理器芯片已经成功投放智能手机市场,市场反应良好。
【关键词】：静态功耗 Cortex-A7 低功耗设计 电源关断 多阈值电压
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN402
【目录】：

• 摘要5-6
• Abstract6-9
• 第一章 绪论9-15
• 1.1 论文研究背景与意义9-10
• 1.2 国内外研究现状10-13
• 1.3 研究内容和设计指标13-14
• 1.3.1 研究内容13-14
• 1.3.2 设计指标14
• 1.4 论文组织14-15
• 第二章 低功耗设计技术15-29
• 2.1 芯片功耗构成的基本原理15-18
• 2.1.1 动态功耗15-17
• 2.1.2 静态功耗17-18
• 2.2 低功耗集成电路设计技术18-26
• 2.2.1 门控时钟技术18-20
• 2.2.2 门级功耗优化技术20-21
• 2.2.3 多电源技术21-22
• 2.2.4 多阈值电压技术22-23
• 2.2.5 电源门控技术23-26
• 2.3 四核A7的低功耗方案选择26-27
• 2.4 本章小结27-29
• 第三章 针对性能与功耗的逻辑综合策略优化29-41
• 3.1 四核A7的高性能与低功耗设计需求29-30
• 3.2 针对性能与功耗的多阂值电压库选用方案30-32
• 3.2.1 多阈值电压库的时序和功耗分析30-31
• 3.2.2 四核A7模块的多阈值电压库选用31
• 3.2.3 四核A7的逻辑综合结果分析31-32
• 3.3 常规逻辑综合策略32-34
• 3.3.1 基于DC的逻辑优化32-33
• 3.3.2 物理可视综合方案33-34
• 3.4 新的逻辑综合策略34-40
• 3.4.1 新方案的主要内容34-35
• 3.4.2 新方案的原理分析35-36
• 3.4.3 新方案的时序优化36-37
• 3.4.4 新方案的功耗优化37-40
• 3.5 本章小结40-41
• 第四章 多核多模多电压域的电源开关策略41-57
• 4.1 四核A7的电源域划分41-42
• 4.2 四核A7的电源关断模式42-45
• 4.2.1 运行模式42
• 4.2.2 部分处理器关断模式42-43
• 4.2.3 多核处理器关断模式43-44
• 4.2.4 待机模式44-45
• 4.3 基于UPF的低功耗设计45-47
• 4.4 电源关断策略的后端实现47-55
• 4.4.1 四核A7的电源域规划48-50
• 4.4.2 四核A7的电源网络规划50-53
• 4.4.3 电源开关插入53-54
• 4.4.4 隔离单元的插入54-55
• 4.5 电源关断策略的验证55-56
• 4.5.1 低功耗验证55-56
• 4.5.2 形式验证56
• 4.6 本章小结56-57
• 第五章 芯片验证与签核57-61
• 5.1 时序验证57
• 5.2 功耗验证57-58
• 5.3 验证结果对比分析58-60
• 5.4 本章小结60-61
• 第六章 总结与展望61-63
• 6.1 总结61
• 6.2 展望61-63
• 致谢63-65
• 参考文献65-69
• 作者简介69

【相似文献】

中国期刊全文数据库 前10条

1 石乔林;李天阳;田海燕;;深亚微米集成电路静态功耗的优化[J];微计算机信息;2005年25期

2 李先锐;葛海波;来新泉;李玉山;;芯片动态门限静态功耗的优化技术[J];电子科技大学学报;2009年03期

3 TetsuyaIizuka,KiyofumiOchii,TakayukiOhtani,TakeoKondo,SusumuKoyhama;全静态16K位本体CMOS RAM[J];电子器件;1980年S1期

4 舒毅;蔡刚;杨海钢;;一种适用于门级网表的混合式静态功耗优化方法[J];电子与信息学报;2014年08期

5 丁璇英;提高CMOS静态RAM集成度和性能有关工艺的综述[J];电子器件;1979年02期

6 赵合运;;无静态功耗遥控模拟鼠标的设计与制作[J];河南师范大学学报(自然科学版);2008年05期

7 ;Altera增强MAX Ⅱ系列,进一步拓展其CPLD应用[J];电子设计工程;2009年11期

8 王学文;;绿色电话自控灯[J];电子制作;2001年02期

9 赵晓莺;佟冬;程旭;;VSF:CMOS组合电路的静态功耗评估模型[J];半导体学报;2007年05期

10 赵晓莺;易江芳;佟冬;程旭;;利用遗传算法实现CMOS组合电路静态功耗优化[J];北京大学学报(自然科学版);2007年03期

中国重要会议论文全文数据库 前4条

1 徐勇军;陈静华;骆祖莹;李晓维;;CMOS电路动静态功耗协同分析[A];第三届中国测试学术会议论文集[C];2004年

2 陈静华;陈迪平;徐勇军;张志敏;;CMOS电路漏电流模型及优化方法[A];第三届中国测试学术会议论文集[C];2004年

3 谈恩民;刘建军;钱文武;施文康;;基于SoC的BIST静态功耗优化设计[A];2007'中国仪器仪表与测控技术交流大会论文集（二）[C];2007年

4 王伟;李晓维;张佑生;方芳;;静态测试功耗优化技术[A];计算机技术与应用进展——全国第17届计算机科学与技术应用（CACIS）学术会议论文集（下册）[C];2006年

中国重要报纸全文数据库 前1条

1 福建 彭佩烘;利用系列电子设计进行创造能力的培养（二）[N];电子报;2008年

中国硕士学位论文全文数据库 前4条

1 马俊;Cortex-A7四核CPU的低功耗设计与实现[D];东南大学;2016年

2 邹凯裕;双轨电流模静态功耗抑制技术[D];宁波大学;2014年

3 马继贵;基于IVC技术的VLSI静态功耗优化方法研究[D];哈尔滨工程大学;2008年

4 马韬;32纳米低功耗高性能CMOS多米诺电路的设计与研究[D];河北大学;2012年

  本文关键词：Cortex-A7四核CPU的低功耗设计与实现，由笔耕文化传播整理发布。

，

本文编号：296745