三维集成电路中差分传输通道的电路建模与优化设计
发布时间：2021-02-22 10:17
基于硅通孔的三维集成电路不仅具有更高的集成度、更短的互连线长度、更好的噪声抑制能力、更低的功率损耗和更快的数据传输速率等诸多优势。然而,随着芯片工作频率的上升,三维集成电路中各组件之间的噪声耦合带来严重的电磁干扰和信号完整性问题。因此,本文将针对三维集成电路中差分传输通道的信号完整性问题展开深入研究,相关工作分为以下三部分:本文的第一部分内容主要针对三维集成电路中的差分传输通道开展电路建模和性能分析。本文将分别针对上述地-信号-信号-地（GSSG）型硅通孔和水平方向上的片上差分互连线以及两者共同组成的整个差分传输通道进行电路建模和特性分析。在第二部分中,本文将基于先前提出的简化电路模型,针对三种差分传输通道开展无源均衡器设计。针对不同类型的差分传输通道,本文分别提出了基于系统传递函数和基于码间串扰消除算法的无源均衡器设计方法。第三部分主要致力于研究和解决传统差分传输通道中的串扰问题。本文提出了屏蔽差分环形硅通孔结构,借助多物理场仿真软件研究了屏蔽差分环形硅通孔的热力学特性。之后,本文研究了屏蔽差分环形硅通孔中存在的浮硅效应,精确提取了浮硅效应导致的非线性MOS电容,传输结构的时域和频域...
【文章来源】：杭州电子科技大学浙江省
【文章页数】：99 页
【学位级别】：硕士
【部分图文】：
增加晶体管布局密度对降低集成电路成本具有重要意义[13]
杭州电子科技大学硕士学位论文2小晶体管尺寸，不仅降低了芯片制造链的固有成本，协助半导体行业获取了巨大的经济利益，还能不断提高芯片性能，从而带来科研层面与消费层面的技术推动，可谓是一举两得。图1.2增加晶体管布局密度对降低集成电路成本具有重要意义[13]然而，随着半导体工艺的飞速进步，集成电路中晶体管和互连线的特征尺寸逐渐接近物理极限，进一步提升工艺缩小晶体管尺寸反而产生了更高的成本压力。为发展当前最先进的7nm制程工艺，半导体厂商纷纷引入鳍式场效应晶体管（FinField-EffectTransistor,FinFET）[14]、多重图形光刻（Multi-PatterningLithography）[15]、极紫外光刻（ExtremeUltravioletLithography,EUV）[16]甚至是全栅场效应晶体管（Gate-All-GroundFET,GAAFET）[17]等先进技术。上述先进技术的引入虽然在某种程度上延续着摩尔定律，但由此带来的制造成本已显著降低了器件特征尺寸缩小产生的经济效益。另一方面，除去每次缩小器件的特征尺寸都能提升芯片40%左右的能效比之外，其对10nm制程至更先进工艺芯片所带来的的性能提升已所剩无几[18]。如图1.3(a)所示，虽然单位芯片所容纳的晶体管数目呈线性递增趋势，但自2004(a)(b)图1.3(a)单芯片晶体管数量逐年递增但时钟频率自2004年停止增长[19]；(b)单处理器的内核数量自2000年开始增加[20]
徊椒⒄故票氐贾缕骷?奶卣鞒叽绮欢锨鹘?锢砑?蓿?纱舜?来的量子效应将在很大程度上影响电路系统的稳定性[21]。即便保持当前芯片工作频率不再增加，器件特征尺寸的进一步缩小依然会引发严重的电流泄漏问题，致使芯片热问题变得更加严峻[22]。正如2015年最后一版国际半导体技术发展蓝图[23]（InternationalTechnologyRoadmapforSemiconductors,ITRS）指出，“摩尔定律即将失效，必须寻求延续摩尔定律的方法1”。似乎一切迹象都在表明摩尔定律即将结束其辉煌的一生，未来集成电路的发展方向正在步入关键的岔路口。(a)(b)图1.4(a)ITRS发布的深度摩尔与扩充摩尔规划[21],[23]；(b)扩充摩尔器件结合深度摩尔的布局[21],[29]尽管摩尔定律的终结会使整个半导体行业受到严重威胁，但是信息技术前进的步伐不会因此而停歇。正如微软企业副总裁彼得·李（PeterLee）指出，“摩尔定律的终结将会是一个转折点，这充满挑战，但同时也是一个机会，可以探索不同的方向，并真正做到打破常规2”。业界及时扭转了思路，不再一味追求通过改进工艺来缩小器件的特征尺寸，转而从芯片架构、新型封装等方面入手来提高芯片的集成度，以此来制造更高性能、更低功耗、更低成本的芯片。目前ITRS主导的半导体行业发展规划提出了如图1.4(a)所示的两种发展模式[24],[25]：一种为通过探索诸如碳纳米管、石墨烯等碳基材料创造的新型器件来发展超越CMOS技术的深1“Moore’sLawisdead,longliveMoore’sLaw!”2“TheendofMoore’slawcouldbeaninflectionpoint,”saysMicrosoft’sDrLee.“It’sfullofchallenges—butit’salsoachancetostrikeoutindifferentdirections,andtoreallyshakethingsup.”
【参考文献】：
期刊论文
[1]信号完整性揭秘:于博士SI设计手记[J]. 于争. 中国科技信息. 2013(24)
硕士论文
[1]三维集成电路中硅通孔的建模与仿真研究[D]. 郑杰.杭州电子科技大学 2017
本文编号：3045841
【文章来源】：杭州电子科技大学浙江省
【文章页数】：99 页
【学位级别】：硕士
【部分图文】：
增加晶体管布局密度对降低集成电路成本具有重要意义[13]
杭州电子科技大学硕士学位论文2小晶体管尺寸，不仅降低了芯片制造链的固有成本，协助半导体行业获取了巨大的经济利益，还能不断提高芯片性能，从而带来科研层面与消费层面的技术推动，可谓是一举两得。图1.2增加晶体管布局密度对降低集成电路成本具有重要意义[13]然而，随着半导体工艺的飞速进步，集成电路中晶体管和互连线的特征尺寸逐渐接近物理极限，进一步提升工艺缩小晶体管尺寸反而产生了更高的成本压力。为发展当前最先进的7nm制程工艺，半导体厂商纷纷引入鳍式场效应晶体管（FinField-EffectTransistor,FinFET）[14]、多重图形光刻（Multi-PatterningLithography）[15]、极紫外光刻（ExtremeUltravioletLithography,EUV）[16]甚至是全栅场效应晶体管（Gate-All-GroundFET,GAAFET）[17]等先进技术。上述先进技术的引入虽然在某种程度上延续着摩尔定律，但由此带来的制造成本已显著降低了器件特征尺寸缩小产生的经济效益。另一方面，除去每次缩小器件的特征尺寸都能提升芯片40%左右的能效比之外，其对10nm制程至更先进工艺芯片所带来的的性能提升已所剩无几[18]。如图1.3(a)所示，虽然单位芯片所容纳的晶体管数目呈线性递增趋势，但自2004(a)(b)图1.3(a)单芯片晶体管数量逐年递增但时钟频率自2004年停止增长[19]；(b)单处理器的内核数量自2000年开始增加[20]
徊椒⒄故票氐贾缕骷?奶卣鞒叽绮欢锨鹘?锢砑?蓿?纱舜?来的量子效应将在很大程度上影响电路系统的稳定性[21]。即便保持当前芯片工作频率不再增加，器件特征尺寸的进一步缩小依然会引发严重的电流泄漏问题，致使芯片热问题变得更加严峻[22]。正如2015年最后一版国际半导体技术发展蓝图[23]（InternationalTechnologyRoadmapforSemiconductors,ITRS）指出，“摩尔定律即将失效，必须寻求延续摩尔定律的方法1”。似乎一切迹象都在表明摩尔定律即将结束其辉煌的一生，未来集成电路的发展方向正在步入关键的岔路口。(a)(b)图1.4(a)ITRS发布的深度摩尔与扩充摩尔规划[21],[23]；(b)扩充摩尔器件结合深度摩尔的布局[21],[29]尽管摩尔定律的终结会使整个半导体行业受到严重威胁，但是信息技术前进的步伐不会因此而停歇。正如微软企业副总裁彼得·李（PeterLee）指出，“摩尔定律的终结将会是一个转折点，这充满挑战，但同时也是一个机会，可以探索不同的方向，并真正做到打破常规2”。业界及时扭转了思路，不再一味追求通过改进工艺来缩小器件的特征尺寸，转而从芯片架构、新型封装等方面入手来提高芯片的集成度，以此来制造更高性能、更低功耗、更低成本的芯片。目前ITRS主导的半导体行业发展规划提出了如图1.4(a)所示的两种发展模式[24],[25]：一种为通过探索诸如碳纳米管、石墨烯等碳基材料创造的新型器件来发展超越CMOS技术的深1“Moore’sLawisdead,longliveMoore’sLaw!”2“TheendofMoore’slawcouldbeaninflectionpoint,”saysMicrosoft’sDrLee.“It’sfullofchallenges—butit’salsoachancetostrikeoutindifferentdirections,andtoreallyshakethingsup.”
【参考文献】：
期刊论文
[1]信号完整性揭秘:于博士SI设计手记[J]. 于争. 中国科技信息. 2013(24)
硕士论文
[1]三维集成电路中硅通孔的建模与仿真研究[D]. 郑杰.杭州电子科技大学 2017
本文编号：3045841
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3045841.html
