高速量子随机数产生中的实时并行后处理

发布时间：2021-02-22 11:47

　　针对目前串行量子随机数发生器方案中,量子模式提取的信号带宽与数据处理速率之间的权衡在实时产生速率方面造成了瓶颈,文章利用现场可编程门阵列（FPGA）对多个量子边带模式的并行托普利茨（Toeplitz）哈希实时后处理,研究分析了不同规模Toeplitz矩阵的逻辑资源占用,设计了两层并行流水线算法并进行了仿真验证,充分利用FPGA的并行处理优势和硬件资源,最终实现了实时速率8.24 Gbit/s的量子随机数安全后处理。仿真结果表明,量子随机数发生器的熵源具有较好的随机性,经后处理后的随机数自相关系数保持在10^-4量级且能通过Diehard测试。通过与集成电路匹配并行提取多个量子边带模式,实现了一种可商业化的高鲁棒性、高速实时量子随机数发生器。 

【文章来源】：光通信研究. 2020,(05)北大核心

【文章页数】：6 页

【部分图文】：

基于真空态量子分量起伏的高速量子随

本文设计了后处理过程中每一通道的信号时序,如图2所示,m×n的Toeplitz矩阵后处理,每处理n位原始随机数需要n/k个时钟周期。在其中的第i个时钟周期,FPGA需要完成以下工作:从m+n-1位的种子中选出m+k-1位(从第(i-1)×k+1位到第m+i-1位)构造出一个子矩阵“sub_tpz”;从ADC读入16位原始随机数作为一个子序列“ADC Input”;利用构造出的子矩阵对读入的子序列进行处理,并将得到的处理结果存入寄存器“sum_reg”中。CLK为控制时钟,n/k个时钟周期过后,FPGA完成所有子矩阵与子序列的处理,所得到的n/k个结果(m位向量)被全部保存,然后将所有m位向量按位异或就能得到整个矩阵的计算结果“ans”。图3所示为简化的单个通道子矩阵后处理中的寄存器传输级(Register-Transfer Level, RTL)电路。图中,XOR为异或门;MUX为选通器(Multiplexer),当其S端输入为“1”时,输出端O的值等于I0;当S端输入为“0”时,输出端O的值等于I1。每一个MUX的I0输入端为Toeplitz子矩阵的一列,矩阵元素从种子中选出,I1输入端为0,每一个MUX的S输入端对应ADC输入的一位。总共16个MUX的输出经过4级异或门按位异或以得到子矩阵处理的结果。

图3所示为简化的单个通道子矩阵后处理中的寄存器传输级(Register-Transfer Level, RTL)电路。图中,XOR为异或门;MUX为选通器(Multiplexer),当其S端输入为“1”时,输出端O的值等于I0;当S端输入为“0”时,输出端O的值等于I1。每一个MUX的I0输入端为Toeplitz子矩阵的一列,矩阵元素从种子中选出,I1输入端为0,每一个MUX的S输入端对应ADC输入的一位。总共16个MUX的输出经过4级异或门按位异或以得到子矩阵处理的结果。2 实验结果


本文编号：3045947