高速串行接口时钟数据恢复电路设计
发布时间：2021-04-24 06:33
信息化社会的到来给数据传输接口提出了新的挑战,高速的信息交流必然要求传输接口在短时间内进行大量的数据交换。传统的并行接口随着数据率的不断提高,暴露出了一些显著的缺点,传输同步时钟不仅需要占用额外的信道资源而且各路高速数据之间还会产生严重的串扰。在这种情况下,串行接口脱颖而出,一举解决了时钟歪斜以及信号串扰等多项问题。但是,当数据率高到无法忽视接口本身的寄生参数带来的影响时,串行接口传输速度也达到了瓶颈。在接口内部加入时钟数据恢复电路对输入数据进行预处理的高速串行接口逐渐取代普通串行接口成为新时代的主流,例如目前使用最多的USB和PCI-E接口。本文采用GF0.18μm ULL CMOS工艺设计了一款适用于高速串行接口的时钟数据恢复电路。基于锁相环（Phase Lock Loop,PLL）的双环路时钟数据恢复电路不仅无需额外的参考时钟,降低了高速串行接口的使用成本,而且双环路结构还有效的解决了相位噪声和锁定速度相矛盾的问题。工作在双边沿采样模式下的半速率鉴相器能够准确识别半速率时钟与输入数据之间的相位差,降低了整体电路的工作频率,大幅度减小了电路的功耗。半速率数字自动调相式鉴频器能够及时...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：88 页
【学位级别】：硕士
【文章目录】：
摘要
abstract
第一章 绪论
1.1 研究背景和意义
1.2 时钟数据恢复电路的历史和现状
1.3 时钟数据恢复电路的发展态势
1.4 本文研究的主要内容
1.5 本文章节安排
第二章 高速串行接口及时钟数据恢复电路概述
2.1 高速串行接口的基本概念
2.2 时钟数据恢复电路的工作机制
2.3 时钟数据恢复电路的基本结构
2.3.1 前馈相位跟踪型结构
2.3.2 反馈相位跟踪型结构
2.3.3 盲过采样型结构
2.4 时钟数据恢复电路的指标
2.4.1 速度
2.4.2 相位噪声和抖动
2.4.3 抖动容限
2.4.4 眼图
2.4.5 误码率
2.5 本章小结
第三章 时钟数据恢复电路建模与仿真
3.1 时钟数据恢复电路的关键模块
3.1.1 鉴频器
3.1.2 鉴相器
3.1.3 电荷泵
3.1.4 环路滤波器
3.1.5 压控振荡器
3.2 时钟数据恢复电路系统级设计流程
3.3 系统建模与仿真
3.3.1 系统行为级线性模型仿真
3.3.2 系统级模块化电路模型仿真
3.4 本章小结
第四章 时钟数据恢复电路相位噪声建模与仿真
4.1 相位噪声的传输特性分析
4.2 各模块相位噪声的仿真
4.2.1 鉴频鉴相器及电荷噪声
4.2.2 环路滤波器噪声
4.2.3 压控振荡器噪声
4.3 整体电路噪声的仿真
4.4 本章小结
第五章 时钟数据恢复电路具体电路模块分析与设计
5.1 鉴频器分析与设计
5.1.1 半速率鉴频器
5.1.2 子电路设计
5.1.3 鉴频器仿真与版图设计
5.2 鉴相器分析与设计
5.2.1 半速率鉴相器
5.2.2 子电路设计
5.2.3 鉴相器仿真与版图设计
5.3 电荷泵分析与设计
5.3.1 差分电荷泵
5.3.2 电荷泵仿真与版图设计
5.4 环路滤波器分析与设计
5.5 压控振荡器分析与设计
5.5.1 环形压控振荡器
5.5.2 子电路设计
5.5.3 压控振荡器仿真与版图设计
5.6 整体电路分析与设计
5.7 本章小结
第六章 结论
致谢
参考文献
攻读硕士学位期间取得的成果
【参考文献】：
期刊论文
[1]高速时钟与数据恢复电路技术研究[J]. 张长春,王志功,郭宇峰,施思. 电路与系统学报. 2012(03)
[2]数据通信总线技术的现状与未来发展趋势[J]. 刘衡祁,李为朴. 中兴通讯技术. 2005(03)
博士论文
[1]高速串行通信中时间抖动的若干问题研究[D]. 王东旅.中国科学技术大学 2011
硕士论文
[1]2Gbps时钟数据恢复电路关键技术研究[D]. 王国益.西安电子科技大学 2017
[2]符合PCIe2.0规范的时钟数据恢复电路设计[D]. 花正贝.中国科学技术大学 2016
[3]锁相环频率合成器系统级设计研究[D]. 刘伟忠.电子科技大学 2016
[4]SerDes接收系统中低功耗时钟数据恢复电路的设计[D]. 郑文杰.东南大学 2016
[5]2.5Gb/s PS/PI型半速率时钟数据恢复电路的研究与设计[D]. 李轩.南京邮电大学 2014
[6]基于PLL的连续速率时钟数据恢复电路的研究与设计[D]. 马庆培.南京邮电大学 2014
本文编号：3156868
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：88 页
【学位级别】：硕士
【文章目录】：
摘要
abstract
第一章 绪论
1.1 研究背景和意义
1.2 时钟数据恢复电路的历史和现状
1.3 时钟数据恢复电路的发展态势
1.4 本文研究的主要内容
1.5 本文章节安排
第二章 高速串行接口及时钟数据恢复电路概述
2.1 高速串行接口的基本概念
2.2 时钟数据恢复电路的工作机制
2.3 时钟数据恢复电路的基本结构
2.3.1 前馈相位跟踪型结构
2.3.2 反馈相位跟踪型结构
2.3.3 盲过采样型结构
2.4 时钟数据恢复电路的指标
2.4.1 速度
2.4.2 相位噪声和抖动
2.4.3 抖动容限
2.4.4 眼图
2.4.5 误码率
2.5 本章小结
第三章 时钟数据恢复电路建模与仿真
3.1 时钟数据恢复电路的关键模块
3.1.1 鉴频器
3.1.2 鉴相器
3.1.3 电荷泵
3.1.4 环路滤波器
3.1.5 压控振荡器
3.2 时钟数据恢复电路系统级设计流程
3.3 系统建模与仿真
3.3.1 系统行为级线性模型仿真
3.3.2 系统级模块化电路模型仿真
3.4 本章小结
第四章 时钟数据恢复电路相位噪声建模与仿真
4.1 相位噪声的传输特性分析
4.2 各模块相位噪声的仿真
4.2.1 鉴频鉴相器及电荷噪声
4.2.2 环路滤波器噪声
4.2.3 压控振荡器噪声
4.3 整体电路噪声的仿真
4.4 本章小结
第五章 时钟数据恢复电路具体电路模块分析与设计
5.1 鉴频器分析与设计
5.1.1 半速率鉴频器
5.1.2 子电路设计
5.1.3 鉴频器仿真与版图设计
5.2 鉴相器分析与设计
5.2.1 半速率鉴相器
5.2.2 子电路设计
5.2.3 鉴相器仿真与版图设计
5.3 电荷泵分析与设计
5.3.1 差分电荷泵
5.3.2 电荷泵仿真与版图设计
5.4 环路滤波器分析与设计
5.5 压控振荡器分析与设计
5.5.1 环形压控振荡器
5.5.2 子电路设计
5.5.3 压控振荡器仿真与版图设计
5.6 整体电路分析与设计
5.7 本章小结
第六章 结论
致谢
参考文献
攻读硕士学位期间取得的成果
【参考文献】：
期刊论文
[1]高速时钟与数据恢复电路技术研究[J]. 张长春,王志功,郭宇峰,施思. 电路与系统学报. 2012(03)
[2]数据通信总线技术的现状与未来发展趋势[J]. 刘衡祁,李为朴. 中兴通讯技术. 2005(03)
博士论文
[1]高速串行通信中时间抖动的若干问题研究[D]. 王东旅.中国科学技术大学 2011
硕士论文
[1]2Gbps时钟数据恢复电路关键技术研究[D]. 王国益.西安电子科技大学 2017
[2]符合PCIe2.0规范的时钟数据恢复电路设计[D]. 花正贝.中国科学技术大学 2016
[3]锁相环频率合成器系统级设计研究[D]. 刘伟忠.电子科技大学 2016
[4]SerDes接收系统中低功耗时钟数据恢复电路的设计[D]. 郑文杰.东南大学 2016
[5]2.5Gb/s PS/PI型半速率时钟数据恢复电路的研究与设计[D]. 李轩.南京邮电大学 2014
[6]基于PLL的连续速率时钟数据恢复电路的研究与设计[D]. 马庆培.南京邮电大学 2014
本文编号：3156868
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3156868.html
