一种低导通电阻高压LDMOS器件研究

发布时间：2021-05-06 13:25

　　近年来我国集成电路由于国内急剧增加的市场需求和国家政府的大力支持,得到了高速有效的发展,同时也大大的缩短了与国外同行之间的差距。随着应用层面的广泛增加以及应用要求标准的逐步提高,为了满足集成电路中高耐压、低导通损耗的指标,各种改进的的功率器件产品应运而生,而LDMOS作为集成功率器件,在各个领域如智能汽车电子、照明系统驱动、开关电源等,都有着举足轻重的地位。虽然有硅极限的限制,但在现有的技术下,多数成功研制的LDMOS离硅极限还有一定的距离,通过不断的技术革新以及新结构的发明成了LDMOS性能提升的主要渠道。针对这一问题,本文采用了SOI材料,通过对现有的常规技术进行建立模型,使得高压LDMOS的设计更加准确可控。在模型建立的基础上,本文提出了新的改进工艺,使得在原有的技术之上,高压LDMOS的导通电阻得到大幅度的降低。在模型的指导下,进行实验验证了设计,最终的实验获得了耐压值为960V,导通电阻为154.2mΩ·cm²的高压LDMOS器件。本文主要内容如下:（1）线性掺杂下的SOI高压LDMOS器件的模型推导对现有的SOI线性掺杂薄硅层LDMOS建模,从二维泊松... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：65 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 课题背景及其研究意义
    1.2 高压SOI LDMOS器件发展动态
    1.3 本论文主要工作与内容安排
第二章 高压SOI LDMOS原理及模型推导
    2.1 高压SOI LDMOS器件介质场增强原理
    2.2 线性掺杂原理
    2.3 带场板的线性掺杂SOI LDMOS器件模型
    2.4 模型仿真验证拟合
    2.5 本章小结
第三章 高压低导通电阻LDMOS结构的设计与仿真
    3.1 线性掺杂超薄SOI LDMOS导通电阻分布
    3.2 部分线性掺杂超薄SOI LDMOS器件设计
        3.2.1 漂移区部分线性掺杂设计
        3.2.2 部分线性掺杂结构耐压设计
    3.3 线性掺杂与部分线性掺杂SOI LDMOS的仿真对比
        3.3.1 线性掺杂和部分线性掺杂SOI LDMOS的工艺确认
        3.3.2 线性掺杂和部分线性掺杂SOI LDMOS的参数仿真
        3.3.3 新结构部分线性掺杂SOI LDMOS仿真确认
    3.4 本章小结
第四章 部分线性掺杂SOI LDMOS器件的实验设计与实现
    4.1 部分线性掺杂结构的工艺及版图设计
        4.1.1 部分线性掺杂SOI LDMOS实验工艺
        4.1.2 部分线性掺杂SOI LDMOS的版图设计
    4.2 部分线性掺杂SOI LDMOS器件的实验结果
        4.2.1 部分线性掺杂SOI LDMOS器件的测试结果
        4.2.2 部分线性掺杂SOI LDMOS结构与其它结构性能比较
    4.3 线性掺杂SOI LDMOS模型与实验结果的拟合
    4.4 本章小结
第五章 结论
致谢
参考文献
攻读硕士学位期间取得的成果


【参考文献】：
期刊论文
[1]Breakdown voltage model and structure realization of a thin silicon layer with linear variable doping on a silicon on insulator high voltage device with multiple step field plates[J]. 乔明,庄翔,吴丽娟,章文通,温恒娟,张波,李肇基.  Chinese Physics B. 2012(10)
[2]A 680 V LDMOS on a thin SOI with an improved field oxide structure and dual field plate[J]. 王中健,程新红,夏超,徐大伟,曹铎,宋朝瑞,俞跃辉,沈达身.  半导体学报. 2012(05)
[3]基于介质电场增强理论的SOI横向高压器件与耐压模型[J]. 罗小蓉,李肇基.  电子元件与材料. 2008(05)



本文编号：3172000