基于ATE的LED驱动芯片的测试系统设计与实现
发布时间：2021-05-31 14:11
LED照明灯具相比传统光源具有节能、环保、安全、可靠、寿命长、体积小,光效可达到50200lm/W,在相同照明效果的情况下,耗电量远低于比过去的普通照明灯。它不像荧光灯那样含有有毒的汞,也没有紫外线辐射。因此,LED照明研究成为必然趋势。LED光源不同于其他光源的一个方面是驱动,驱动技术的研究成为LED照明发展的关键问题。而随着集成电路设计规模的不断增大,在越来越复杂类似于系统芯片SOC（system on a chip）中组合电路的可测试性设计方法变得越来越重要。在集成电路中使用可测试性技术一般将测试生成及响应分析逻辑至于电路内部,提高了芯片的可控制和易观察性,从而提高芯片测试的故障覆盖率,大幅缩短测试时间,降低测试难度,缩短芯片的研发周期。论文设计开发了一款采用栅极驱动结构方式内置可测性的LED恒流驱动电路的测试方案,整个测试方案按平台类型分为两部分:基于STS8200平台的ATE方案设计评估,主要用于公司内部的验证测试以及失效分析;另一个基于ETS88项目测试开发,介绍测试项目开发流程,项目调试以及工程阶段的验证,实现芯片可测试性模块的设计要求,用于产品的生...
【文章来源】：东南大学江苏省 211工程院校 985工程院校 教育部直属院校
【文章页数】：82 页
【学位级别】：硕士
【部分图文】：
ReadData时序图
TM_CSFBLHbDataCK_ENDckresetQQnvddTMCKbgRdyQ0DckresetQQnvdd Q1DckresetQQnvdd Q2TestMode Clock:测试模式时钟状态，FB下降沿作为时钟上升沿;CS作为时钟复位使能;CS=1时FB[L]上升沿作为时钟下降沿;DFFRDFFR DFFR图 2-11 Read Data 原理图2.3.3 数据写入部分电路图 2-12 为数据输入模式状态时序图。数据写入部分的原理图，主要实现芯片数据的预写功能和写数据至熔丝位功能，如 2-13 所示。通过由 TM_CS、FBHH、FBLH、FBHLb（下降沿）、FBLHb（上升沿）、bgrdy 等信号实现数据可读时钟状态和数据写入时钟状态的切换控制；如图 2-12 所示，FBLH（次高电平）、TM_CS 和 FBHLb（FB 下降沿）逻辑为高时，逻辑 DataCK_EN 为高，芯片的模式切换为数据输入模式，在 FBLHb（上升沿）信号控制，分别对 D4、D3、D2 和、D1 寄存器的四位串行写入 TM_CS 的数据信号，实现芯片可测试性电路的预写模式。
dlysample:在开始保持边沿采样;samplebiasEN:(下电)或(采样时)使能熔丝下拉电流;holdbFBLHFBHHTM_ENTM_OEbTM_OEb:当进入测试模式且FBLH和FBHH都为高时屏蔽测试模式;Q0resetQAQAnvddQ1Q23-8译码器Q0Q1Q2QA1~QA6TM_ENFBLHbTrimFinTM_ENTM_CSFBHHdlyFinalTrimENbFinalTrimENb:上电后，FBLH=1数据输入时钟模式，如果FBHH和CS都高则使能FinalTrim熔丝逻辑译码功能，可对寄存器状态进行读取；FBLHb上升沿开始烧；Trim成功后停止烧熔丝；图 2-13 数据写入部分电路逻辑写数据至熔丝位功能，时序框图如图 2-14。
【参考文献】：
期刊论文
[1]照明LED驱动电路探讨[J]. 周巨青. 电脑知识与技术. 2017(34)
[2]印制电路板的设计及电磁兼容问题[J]. 李文龙,孙伟峰. 科技风. 2017(15)
[3]国内LED驱动电源技术分析[J]. 芮强. 自动化技术与应用. 2017(05)
[4]测量系统分析在集成电路测试中的应用[J]. 王菲,傅铮翔. 电子质量. 2016(09)
[5]VCD仿真文件到93000 ATE测试文件转换分析[J]. 唐丽,邹映涛,唐昱. 电子测试. 2016(18)
[6]一种用于模拟电路测试与修调的方法[J]. 刘宁,徐东明,赵新毅. 中国集成电路. 2014(05)
[7]集成电路可测试性前端设计环境构建[J]. 鄢斌,谷会涛,赫芳. 信息安全与通信保密. 2012(12)
[8]可测性设计技术的回顾与发展综述[J]. 王厚军. 中国科技论文在线. 2008(01)
[9]LED驱动电路简介[J]. 林继钢,俞安琪. 中国照明电器. 2007(09)
[10]修调技术在高精度集成电路中的实现[J]. 李文昌,王继安,李威,李平. 微处理机. 2006(01)
硕士论文
[1]基于ATE的电源芯片的测试系统设计与性能分析[D]. 俞加伟.东华大学 2015
[2]测量系统分析在集成电路测试中的应用[D]. 黄晓斌.天津大学 2012
[3]用于模拟集成电路测试的浮地恒流恒压源的研究[D]. 徐林.电子科技大学 2010
本文编号：3208411
【文章来源】：东南大学江苏省 211工程院校 985工程院校 教育部直属院校
【文章页数】：82 页
【学位级别】：硕士
【部分图文】：
ReadData时序图
TM_CSFBLHbDataCK_ENDckresetQQnvddTMCKbgRdyQ0DckresetQQnvdd Q1DckresetQQnvdd Q2TestMode Clock:测试模式时钟状态，FB下降沿作为时钟上升沿;CS作为时钟复位使能;CS=1时FB[L]上升沿作为时钟下降沿;DFFRDFFR DFFR图 2-11 Read Data 原理图2.3.3 数据写入部分电路图 2-12 为数据输入模式状态时序图。数据写入部分的原理图，主要实现芯片数据的预写功能和写数据至熔丝位功能，如 2-13 所示。通过由 TM_CS、FBHH、FBLH、FBHLb（下降沿）、FBLHb（上升沿）、bgrdy 等信号实现数据可读时钟状态和数据写入时钟状态的切换控制；如图 2-12 所示，FBLH（次高电平）、TM_CS 和 FBHLb（FB 下降沿）逻辑为高时，逻辑 DataCK_EN 为高，芯片的模式切换为数据输入模式，在 FBLHb（上升沿）信号控制，分别对 D4、D3、D2 和、D1 寄存器的四位串行写入 TM_CS 的数据信号，实现芯片可测试性电路的预写模式。
dlysample:在开始保持边沿采样;samplebiasEN:(下电)或(采样时)使能熔丝下拉电流;holdbFBLHFBHHTM_ENTM_OEbTM_OEb:当进入测试模式且FBLH和FBHH都为高时屏蔽测试模式;Q0resetQAQAnvddQ1Q23-8译码器Q0Q1Q2QA1~QA6TM_ENFBLHbTrimFinTM_ENTM_CSFBHHdlyFinalTrimENbFinalTrimENb:上电后，FBLH=1数据输入时钟模式，如果FBHH和CS都高则使能FinalTrim熔丝逻辑译码功能，可对寄存器状态进行读取；FBLHb上升沿开始烧；Trim成功后停止烧熔丝；图 2-13 数据写入部分电路逻辑写数据至熔丝位功能，时序框图如图 2-14。
【参考文献】：
期刊论文
[1]照明LED驱动电路探讨[J]. 周巨青. 电脑知识与技术. 2017(34)
[2]印制电路板的设计及电磁兼容问题[J]. 李文龙,孙伟峰. 科技风. 2017(15)
[3]国内LED驱动电源技术分析[J]. 芮强. 自动化技术与应用. 2017(05)
[4]测量系统分析在集成电路测试中的应用[J]. 王菲,傅铮翔. 电子质量. 2016(09)
[5]VCD仿真文件到93000 ATE测试文件转换分析[J]. 唐丽,邹映涛,唐昱. 电子测试. 2016(18)
[6]一种用于模拟电路测试与修调的方法[J]. 刘宁,徐东明,赵新毅. 中国集成电路. 2014(05)
[7]集成电路可测试性前端设计环境构建[J]. 鄢斌,谷会涛,赫芳. 信息安全与通信保密. 2012(12)
[8]可测性设计技术的回顾与发展综述[J]. 王厚军. 中国科技论文在线. 2008(01)
[9]LED驱动电路简介[J]. 林继钢,俞安琪. 中国照明电器. 2007(09)
[10]修调技术在高精度集成电路中的实现[J]. 李文昌,王继安,李威,李平. 微处理机. 2006(01)
硕士论文
[1]基于ATE的电源芯片的测试系统设计与性能分析[D]. 俞加伟.东华大学 2015
[2]测量系统分析在集成电路测试中的应用[D]. 黄晓斌.天津大学 2012
[3]用于模拟集成电路测试的浮地恒流恒压源的研究[D]. 徐林.电子科技大学 2010
本文编号：3208411
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3208411.html
