基于FPGA的实时宽带无线通信平台设计与实现
发布时间：2021-06-13 00:08
通信作为各种先进技术的纽带,是人类生产生活的必需品。然而依赖基建设备的公用通信网络无法满足部分极端环境下的应用需求。同时人们有越来越多的应用需要通过专用通信网络而非公用网络传输重要数据。当前研究现状下,专用通信网络解决方案普遍存在集成度弱、功能单一的特点。结合实际应用场景与合作方需求,本文设计并实现了一种基于自建通信协议的远距离宽带无线通信解决方案与专用通信平台。平台可一体化实现多种数据采集、传输与再处理,具有便携性佳与即插即用的特点,在提供安全、可靠的通信链路的同时,可填补公用网络无法满足的部分应用空白。平台采用FPGA作为基带核心处理器,实现基于COFDM技术的宽带无线通信数字基带架构,通过最大比合并接收分集技术进一步提高通信可靠性,利用FPGA高并发特性实现低延时的基带数据处理。自主设计以FPGA+ARM+AD9361为核心架构的硬件平台,多核ARM i.MX6搭载多种外设接口以满足不同载体数据处理需求,FPGA与AD9361配合PA、LNA等外围射频电路提供通信的数据处理解决方案。硬件设计包含复杂原理图设计与10层PCB设计,顺利应对由1066-DDR3高速数据缓存模块、高速外...
【文章来源】：华东师范大学上海市 211工程院校 985工程院校 教育部直属院校
【文章页数】：132 页
【学位级别】：硕士
【部分图文】：
Burst模式下读取数据时序图
图 3 - 3 FPGA 配置连接关系示意图FPGA 在启动过程中可通过 DONE 信号与 INIT_B 信号引脚电平高低判断其所处启动阶段。当 FPGA 检测到配置错误、处于初始化阶段或无配置文件时，INIT_B 引脚输出低电平；当 FPGA 完成初始化后，INIT_B 引脚释放至高阻态由外部上拉电阻上拉至高电平，且 FPGA 检测到该引脚变为高电平后，FPGA 进入配置状态。当 FPGA 成功加载比特流文件后，DONE 信号变为高电平。本设计将 INIT_B 信号、DONE 信号与 LED 灯相连，通过 LED 灯亮灭状态判断 FPG启动状态，为硬件调试提供依据。TCKTDITDOSW#/DQ2HOLD#/DQ3CFCS_BD[02]D[03]CCLK14JTAG Mode②SPI Configuration FlowMaster SPI Mode①Indirect SPI Flash Programming Flow
华东师范大学硕士学位论文表 3 - 2 FPGA 部分 Bank 供电电压与用途Bank 供电电压 用途Bank0 2.5V ConfigureBank12&Bank13 3.3V i.MX6 EIM&FPGADebugBank14 2.5V CLK&LVDSBank15 3.3V QTE interfaceBank16&Bank17 2.5V AD9361 InterfaceBank18 3.3V RF_CTRLivado 创建 I/O Planning Project 根据设计进行 FPGA 引脚满足接口电平要求，信号间是否存在电平标准冲突。验证分配无冲突。
【参考文献】：
期刊论文
[1]利用维纳滤波进行OFDM信号的信道估计[J]. 高杰,吴杨虹. 哈尔滨理工大学学报. 2005(03)
硕士论文
[1]基于SoC的无线通信平台设计与实现[D]. 邓为民.电子科技大学 2018
[2]基于ZYNQ的软件无线电平台设计与实现[D]. 丁鹏仁.北京邮电大学 2015
[3]实时阵列信号处理系统的设计与实现[D]. 杨欣然.北京理工大学 2015
[4]基于DSP的MIMO-LTE-A系统设计与实现[D]. 乔昊.北京邮电大学 2014
[5]OFDM数字无线图像传输系统的设计与实现[D]. 马腾.电子科技大学 2011
[6]基于射频的无线通信系统的设计[D]. 唐力坚.浙江大学 2010
本文编号：3226579
【文章来源】：华东师范大学上海市 211工程院校 985工程院校 教育部直属院校
【文章页数】：132 页
【学位级别】：硕士
【部分图文】：
Burst模式下读取数据时序图
图 3 - 3 FPGA 配置连接关系示意图FPGA 在启动过程中可通过 DONE 信号与 INIT_B 信号引脚电平高低判断其所处启动阶段。当 FPGA 检测到配置错误、处于初始化阶段或无配置文件时，INIT_B 引脚输出低电平；当 FPGA 完成初始化后，INIT_B 引脚释放至高阻态由外部上拉电阻上拉至高电平，且 FPGA 检测到该引脚变为高电平后，FPGA 进入配置状态。当 FPGA 成功加载比特流文件后，DONE 信号变为高电平。本设计将 INIT_B 信号、DONE 信号与 LED 灯相连，通过 LED 灯亮灭状态判断 FPG启动状态，为硬件调试提供依据。TCKTDITDOSW#/DQ2HOLD#/DQ3CFCS_BD[02]D[03]CCLK14JTAG Mode②SPI Configuration FlowMaster SPI Mode①Indirect SPI Flash Programming Flow
华东师范大学硕士学位论文表 3 - 2 FPGA 部分 Bank 供电电压与用途Bank 供电电压 用途Bank0 2.5V ConfigureBank12&Bank13 3.3V i.MX6 EIM&FPGADebugBank14 2.5V CLK&LVDSBank15 3.3V QTE interfaceBank16&Bank17 2.5V AD9361 InterfaceBank18 3.3V RF_CTRLivado 创建 I/O Planning Project 根据设计进行 FPGA 引脚满足接口电平要求，信号间是否存在电平标准冲突。验证分配无冲突。
【参考文献】：
期刊论文
[1]利用维纳滤波进行OFDM信号的信道估计[J]. 高杰,吴杨虹. 哈尔滨理工大学学报. 2005(03)
硕士论文
[1]基于SoC的无线通信平台设计与实现[D]. 邓为民.电子科技大学 2018
[2]基于ZYNQ的软件无线电平台设计与实现[D]. 丁鹏仁.北京邮电大学 2015
[3]实时阵列信号处理系统的设计与实现[D]. 杨欣然.北京理工大学 2015
[4]基于DSP的MIMO-LTE-A系统设计与实现[D]. 乔昊.北京邮电大学 2014
[5]OFDM数字无线图像传输系统的设计与实现[D]. 马腾.电子科技大学 2011
[6]基于射频的无线通信系统的设计[D]. 唐力坚.浙江大学 2010
本文编号：3226579
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3226579.html
