基于硅基工艺的220GHz压控振荡器和注锁分频器设计
发布时间：2021-07-27 16:05
移动通信领域随着时代不断地向前迈进,经过逐年创新和发展,出现了越来越多的无线通讯技术、人工智能的产品融入到人们的生活当中。当前5G移动通讯技术正逐步地普及,高频信号的工作频段非常充足,而低频段的复用率渐渐饱和,导致信道工作空间逐渐变得拥挤。研究毫米波级信号传输能够很大程度上缓和低频段信道工作的负担,同时毫米波的优势使得信号的传输在稳定性、保密性、高效性上有很大的提高,所以对毫米波无线通讯技术的研究在当今的通信领域是不可或缺的。本文基于SiGe BiCMOS工艺设计了毫米波压控振荡器和注入锁定分频器。论文对压控振荡器的起振类型、指标,以及无源器件特点方面做了分析和介绍。然后对毫米波压控振荡器和宽锁定范围的注入锁定分频器进行设计。其主要内容如下:1、毫米波压控振荡器结构选择Colpitts结构,采用基极发射极短接的HBT管作变容管,最终实现的压控振荡器的频率调谐范围是213.9～224.2GHz,电源供电是1.8V,电路的输出功率是3.4～4.8d Bm,版图面积是0.13mm2,电路功耗是15.15m W,在频偏10MHz处的相位噪声是-102.25d Bc/Hz。...
【文章来源】：杭州电子科技大学浙江省
【文章页数】：74 页
【学位级别】：硕士
【部分图文】：
差分中心对称的八边形电感结构图(a)和3D模型图(b)
杭州电子科技大学硕士学位论文3310012014016018020022024034363840424446L/pHfreq/GHzL图3.7不同金属线宽W对应的电感感值随频率的变化曲线图在图3.7中，感值曲线由下至上分别对应的是金属线宽W1=3.2μm、W2=3.4μm、W3=3.6μm、W4=3.8μm，经过分析可得电感的金属线宽越小，电感的感值就将越大，但同时也必定会带来较高的损耗。(a)(b)图3.8栅格铺地的差分八遍形电感结构图(a)和3D模型图(b)由于电感的Q值较低会限制压控振荡器的整体性能，所以我们尝试优化电感的Q值。优化电感的方法有很多，例如在螺旋电感和衬底之间插入地阻隔层、在衬底上做反偏双PN结等。本文采用最低层的金属层Metal1层做栅格铺地，该金属层的厚度是0.42μm，它放置于电感和衬底的中间。经过栅格铺地的八边形电感平面图和3D图如图3.8所示。栅格金属层等效于一个小电阻，它将阻碍流向衬底的电流，这种方法能有效地提高电感的Q值，但同时也会降低电感的感值。我们将有栅格铺地的片上电感和无栅格铺地的片上电感分别进行仿真，得到的感值和Q值随频率的变化曲线如3.9所示。
串联的总容值比电容并联结构较小，将可以使振荡频率点较高。(3)振荡器在高频下工作时，寄生电容、结电容等对谐振网络工作频率的影响是无法忽视的，该LC网络的结构清晰地体现出基极发射极电容Cbe对振荡频率的贡献。3.2.5版图设计和仿真结果220GHz压控振荡器版图如图3.15所示，版图总面积是0.13mm2。考虑到振荡器工作在毫米波频段下，各种器件之间、金属走线之间存在的寄生参数是不可忽视的，每个有源器件的连接，各无源器件的布局位置都是需要考量的，我们需要尽量保证在考虑寄生效应的同时，合理地减小版图面积。图3.15220GHz压控振荡器版图本次设计差分对称结构的振荡器，所以尽量保持版图与电路图的统一性，版图的对称布局有助于电路性能的提高，设计时还对版图的底部做了大面积的栅格铺地，能够减少电流到衬底的损耗。GSGpad采用的是方形结构，pad的边长为75μm，pad与pad之间的中心间隔为100μm。一般情况下，信号pad、电源pad、地pad均位于版图的最外侧，如此一来接地走线和信号走线分布在两侧，使得距离最短，而且便于后期测试台探针连接，走线的拐角45°可以减少传输信号反射时的损耗。电路版图的中心主要是的晶体管、电感、电容、电阻等，每个元器件连接时，需要十分注意各金属走线的距离，是否有重叠串扰，电感最好与其它器件保持一定距离。版图设计时要求版图简洁明了，布局对称、合理。基于0.13μmSiGeBiCMOS工艺的220GHz压控振荡器设计，电源电压Vcc大小是1.8V，偏置电压Vbias是1.25V。压控振荡器工作在220GHz时的输出波形如图3.16所示，我们从图中可以看到振荡器输出完整的正弦波，输出波形的摆幅为1.05V，仿真得到电路功耗是15.15mW。
【参考文献】：
期刊论文
[1]5G移动通信网络架构与关键技术要点探讨[J]. 林利军. 网络安全技术与应用. 2019(11)
[2]5G毫米波关键技术研究和发展建议[J]. 张忠皓,李福昌,高帅,延凯悦,马静艳. 移动通信. 2019(09)
[3]基于4G通信技术的网络安全问题及对策研究[J]. 伍倩雯. 科技风. 2019(24)
[4]B5G毫米波和太赫兹技术的背景、应用和挑战[J]. 彭琳,段亚娟,别业楠. 中兴通讯技术. 2019(03)
[5]用于Ka波段锁相环的宽带注入锁定分频器[J]. 王洁夫,张润曦,石春琦. 微电子学. 2018(06)
[6]一种宽锁定范围多模2/3/4/5分频LC注入锁定分频器（英文）[J]. 刘建涛,张为,高婉航,刘艳艳. 南开大学学报(自然科学版). 2017(06)
[7]一种低噪声GaAs HBT VCO的设计与实现[J]. 武岳,吕红亮,张玉明,张义门. 西安电子科技大学学报. 2018(03)
[8]毫米波大气窗口在临近空间等离子体鞘套中的传播特性[J]. 蒋金,陈长兴,周天翔,凌云飞,陈婷,任晓岳. 空间科学学报. 2016(01)
[9]基于40 nm CMOS工艺的毫米波注入锁定分频器[J]. 张健,刘昱,王硕,李志强,陈延湖. 微电子学. 2015(06)
[10]一种低电压低功耗的环形压控振荡器设计[J]. 伍翠萍,何波,于奇,陈达. 微电子学与计算机. 2008(05)
博士论文
[1]硅基微波毫米波放大器集成电路研究[D]. 蒋证东.电子科技大学 2019
[2]基于CMOS工艺的微波毫米波宽带压控振荡器研究与芯片设计[D]. 李竹.东南大学 2017
[3]CMOS射频频率综合器的研究设计与优化[D]. 金晶.上海交通大学 2012
[4]基于传递函数分析的毫米波片上无源元件建模技术研究[D]. 王皇.华东师范大学 2012
[5]高性能频率合成技术研究与应用[D]. 杨远望.电子科技大学 2011
[6]锁相环频率合成器建模、设计与实现[D]. 张涛.华中科技大学 2006
[7]电荷泵锁相环的模型研究和电路设计[D]. 严杰锋.复旦大学 2006
[8]电感电容压控振荡器[D]. 唐长文.复旦大学 2004
硕士论文
[1]CMOS毫米波压控振荡器研究与设计[D]. 谭文.电子科技大学 2019
[2]应用于超宽带毫米波频率源的2428GHz VCO设计[D]. 房惠宇.东南大学 2018
[3]基于SOI CMOS工艺的2.4GHz低相噪压控振荡器设计[D]. 白娇.东南大学 2018
[4]基于40nm CMOS工艺的60 GHz注入锁定分频器的研究与设计[D]. 张健.山东大学 2015
[5]基于注入锁定技术的锁相环、倍频器和分频器的研究与设计[D]. 廉琛.复旦大学 2012
[6]SiGe BiCMOS集成器件设计与关键工艺研究[D]. 韩春.电子科技大学 2008
[7]应用于3G的射频CMOS压控振荡器的设计[D]. 宋林红.西安理工大学 2006
本文编号：3306102
【文章来源】：杭州电子科技大学浙江省
【文章页数】：74 页
【学位级别】：硕士
【部分图文】：
差分中心对称的八边形电感结构图(a)和3D模型图(b)
杭州电子科技大学硕士学位论文3310012014016018020022024034363840424446L/pHfreq/GHzL图3.7不同金属线宽W对应的电感感值随频率的变化曲线图在图3.7中，感值曲线由下至上分别对应的是金属线宽W1=3.2μm、W2=3.4μm、W3=3.6μm、W4=3.8μm，经过分析可得电感的金属线宽越小，电感的感值就将越大，但同时也必定会带来较高的损耗。(a)(b)图3.8栅格铺地的差分八遍形电感结构图(a)和3D模型图(b)由于电感的Q值较低会限制压控振荡器的整体性能，所以我们尝试优化电感的Q值。优化电感的方法有很多，例如在螺旋电感和衬底之间插入地阻隔层、在衬底上做反偏双PN结等。本文采用最低层的金属层Metal1层做栅格铺地，该金属层的厚度是0.42μm，它放置于电感和衬底的中间。经过栅格铺地的八边形电感平面图和3D图如图3.8所示。栅格金属层等效于一个小电阻，它将阻碍流向衬底的电流，这种方法能有效地提高电感的Q值，但同时也会降低电感的感值。我们将有栅格铺地的片上电感和无栅格铺地的片上电感分别进行仿真，得到的感值和Q值随频率的变化曲线如3.9所示。
串联的总容值比电容并联结构较小，将可以使振荡频率点较高。(3)振荡器在高频下工作时，寄生电容、结电容等对谐振网络工作频率的影响是无法忽视的，该LC网络的结构清晰地体现出基极发射极电容Cbe对振荡频率的贡献。3.2.5版图设计和仿真结果220GHz压控振荡器版图如图3.15所示，版图总面积是0.13mm2。考虑到振荡器工作在毫米波频段下，各种器件之间、金属走线之间存在的寄生参数是不可忽视的，每个有源器件的连接，各无源器件的布局位置都是需要考量的，我们需要尽量保证在考虑寄生效应的同时，合理地减小版图面积。图3.15220GHz压控振荡器版图本次设计差分对称结构的振荡器，所以尽量保持版图与电路图的统一性，版图的对称布局有助于电路性能的提高，设计时还对版图的底部做了大面积的栅格铺地，能够减少电流到衬底的损耗。GSGpad采用的是方形结构，pad的边长为75μm，pad与pad之间的中心间隔为100μm。一般情况下，信号pad、电源pad、地pad均位于版图的最外侧，如此一来接地走线和信号走线分布在两侧，使得距离最短，而且便于后期测试台探针连接，走线的拐角45°可以减少传输信号反射时的损耗。电路版图的中心主要是的晶体管、电感、电容、电阻等，每个元器件连接时，需要十分注意各金属走线的距离，是否有重叠串扰，电感最好与其它器件保持一定距离。版图设计时要求版图简洁明了，布局对称、合理。基于0.13μmSiGeBiCMOS工艺的220GHz压控振荡器设计，电源电压Vcc大小是1.8V，偏置电压Vbias是1.25V。压控振荡器工作在220GHz时的输出波形如图3.16所示，我们从图中可以看到振荡器输出完整的正弦波，输出波形的摆幅为1.05V，仿真得到电路功耗是15.15mW。
【参考文献】：
期刊论文
[1]5G移动通信网络架构与关键技术要点探讨[J]. 林利军. 网络安全技术与应用. 2019(11)
[2]5G毫米波关键技术研究和发展建议[J]. 张忠皓,李福昌,高帅,延凯悦,马静艳. 移动通信. 2019(09)
[3]基于4G通信技术的网络安全问题及对策研究[J]. 伍倩雯. 科技风. 2019(24)
[4]B5G毫米波和太赫兹技术的背景、应用和挑战[J]. 彭琳,段亚娟,别业楠. 中兴通讯技术. 2019(03)
[5]用于Ka波段锁相环的宽带注入锁定分频器[J]. 王洁夫,张润曦,石春琦. 微电子学. 2018(06)
[6]一种宽锁定范围多模2/3/4/5分频LC注入锁定分频器（英文）[J]. 刘建涛,张为,高婉航,刘艳艳. 南开大学学报(自然科学版). 2017(06)
[7]一种低噪声GaAs HBT VCO的设计与实现[J]. 武岳,吕红亮,张玉明,张义门. 西安电子科技大学学报. 2018(03)
[8]毫米波大气窗口在临近空间等离子体鞘套中的传播特性[J]. 蒋金,陈长兴,周天翔,凌云飞,陈婷,任晓岳. 空间科学学报. 2016(01)
[9]基于40 nm CMOS工艺的毫米波注入锁定分频器[J]. 张健,刘昱,王硕,李志强,陈延湖. 微电子学. 2015(06)
[10]一种低电压低功耗的环形压控振荡器设计[J]. 伍翠萍,何波,于奇,陈达. 微电子学与计算机. 2008(05)
博士论文
[1]硅基微波毫米波放大器集成电路研究[D]. 蒋证东.电子科技大学 2019
[2]基于CMOS工艺的微波毫米波宽带压控振荡器研究与芯片设计[D]. 李竹.东南大学 2017
[3]CMOS射频频率综合器的研究设计与优化[D]. 金晶.上海交通大学 2012
[4]基于传递函数分析的毫米波片上无源元件建模技术研究[D]. 王皇.华东师范大学 2012
[5]高性能频率合成技术研究与应用[D]. 杨远望.电子科技大学 2011
[6]锁相环频率合成器建模、设计与实现[D]. 张涛.华中科技大学 2006
[7]电荷泵锁相环的模型研究和电路设计[D]. 严杰锋.复旦大学 2006
[8]电感电容压控振荡器[D]. 唐长文.复旦大学 2004
硕士论文
[1]CMOS毫米波压控振荡器研究与设计[D]. 谭文.电子科技大学 2019
[2]应用于超宽带毫米波频率源的2428GHz VCO设计[D]. 房惠宇.东南大学 2018
[3]基于SOI CMOS工艺的2.4GHz低相噪压控振荡器设计[D]. 白娇.东南大学 2018
[4]基于40nm CMOS工艺的60 GHz注入锁定分频器的研究与设计[D]. 张健.山东大学 2015
[5]基于注入锁定技术的锁相环、倍频器和分频器的研究与设计[D]. 廉琛.复旦大学 2012
[6]SiGe BiCMOS集成器件设计与关键工艺研究[D]. 韩春.电子科技大学 2008
[7]应用于3G的射频CMOS压控振荡器的设计[D]. 宋林红.西安理工大学 2006
本文编号：3306102
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3306102.html
