基于维序路由的片上网络容错机制设计

发布时间：2021-08-05 04:15

　　文章提出了一种基于维序路由的容错设计,通过使用双模数据发送来减少发送数据的传输延迟,采用维序路由达到通信延时的优化。在搭建的8×8网格结构中,该机制的有效性得到了验证。实验结果表明,相对于端到端检错重传容错方案,基于维序路由的双模冗余容错路由方案在注入故障率为10^-1时数据的传输延时降低了约40%,同时吞吐量增加了约33%。 

【文章来源】：合肥工业大学学报(自然科学版). 2020,43(10)北大核心

【文章页数】：6 页

【部分图文】：

图1 双模冗余自检容错电路

本文以二维网格结构来探讨容错方案的设计,为了实现双路径传输,在传统的单端口路由器结构下,添加一个本地端口,在源节点进行数据传输时,可以通过双端口将双路径数据同时送入NoC中。数据网络的网络节点结构如图2所示。由图2所知,每个路由节点包括编码器、输入控制器、优先级编码器、路由器、仲裁器、交叉开关、输出控制器、缓存器、解码器。基于维序路由的容错方案只在源节点的本地端口进行编码,在目的节点端口进行解码,网络节点的工作流程如下。

由于数据包经过数量不同的路由节点,为了保证数据能够同时到达目的端,在目的端接口增加缓存器对数据进行缓存。实际的网络中会出现拥堵情况。若2条链路均处于拥堵状态,则反馈失败信号,等待再次传输;若一条链路建立成功,另一条链路遇到拥堵,则成功的链路反馈信号在缓存器中等待16个周期,若没有等到另一条链路信号,则反馈失败信号,等待再次传输;若2条链路建立成功,则反馈成功信号,锁定链路,进行数据传输。

【参考文献】：
期刊论文
[1]关于超级计算发展战略方向的思考[J]. 葛蔚,郭力,李静海,陈左宁,胡苏太,刘鑫.  中国科学院院刊. 2016(06)
[2]SRAM型FPGA的SEU容错技术研究[J]. 郝亚男,高欣,许仕龙.  中国集成电路. 2015(10)
[3]一种基于双缓冲和XYX路由的片上网络容错机制设计[J]. 周芳,吴宁.  微电子学与计算机. 2015(04)
[4]用于片上网络的容错通信算法[J]. 张磊,李华伟,李晓维.  计算机辅助设计与图形学学报. 2007(04)



本文编号：3323047