基于多位量化Sigma-Delta调制器的设计与性能优化
发布时间：2021-09-04 11:57
不断提高的集成电路设计与制造技术为实现复杂的数据处理算法提供了硬件条件,然而当今主流的数据处理算法不能直接对传感器获得的模拟信号直接处理,需要模数转换器（analog to digital converter,ADC）将模拟信号转换成数字信号。随着物联网技术的普及,对ADC的需求逐年增加,使得高精度ADC逐渐成为国内外研究热点。针对数字化硅微机械陀螺传感器对ADC电路20kHz工作频率及高精度模数转换的要求,本文设计了Sigma-Delta ADC中多位量化调制器的电路。在电路设计上采用TOP-DOWN设计方法学,首先进行电路的系统级设计,根据系统对调制器性能的要求,选择合适的调制器结构,并利用SD-toolbox迭代优化调制器的噪声传递函数。其次选择恰当的模块达到系统级设计要求,通过分析调制器各个模块非理想特性对调制器噪声整形函数的影响以及附带的噪声对调制器噪声特性的影响,并对各个非理想特性利用Simlink搭建行为级仿真模型,加速各个模块参数指标的确定。最后根据模块级电路的参数指标和非理想特性的影响,选取优化的电路来实现整个调制器的电路级设计和版图绘制。本文针对调制器动态范围、信号...
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：83 页
【学位级别】：硕士
【部分图文】：
低功耗CTSigma-Delta调制器[7]
图 1-3 可动态缩放 ADC[8]a) 芯片显微图 b) 测试结果在 2017 年德克萨斯 A&M 大学发表了一篇 50MHz 带宽的连续时间级联2Sigma-Delta 调制器[9]，该调制器结构如图 1-4 a)所示，级联了两个二阶的源 RC 滤波器构成的调制器，采用四位量化器结构，并利用电流舵式反馈 Da) b)
-3 b)为芯片测试结果，调制器的带宽为 20kHz，动态范图 1-3 可动态缩放 ADC[8]a) 芯片显微图 b) 测试结果德克萨斯 A&M 大学发表了一篇 50MHz 带宽的连续a 调制器[9]，该调制器结构如图 1-4 a)所示，级联了两器构成的调制器，采用四位量化器结构，并利用电流上 RC 时间常数矫正电路、噪声抑制滤波器来抑制由噪用 40nm CMOS 工艺设计的芯片如图 1-4 所示，在采 50.3MHz，SNR 为 75.8dB，供电电压为 1.1/1.15/2.5，a) b)
【参考文献】：
博士论文
[1]一种极低功耗模拟IC设计技术及其在高性能音频模数转换器中的应用研究[D]. 罗豪.浙江大学 2012
硕士论文
[1]24位48KSPS多位量化∑-Δ ADC的设计[D]. 胡雅琴.哈尔滨工业大学 2016
[2]TMR传感器中高精度多位量化Sigma-Delta调制器的设计[D]. 刘达.哈尔滨工业大学 2016
本文编号：3383220
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：83 页
【学位级别】：硕士
【部分图文】：
低功耗CTSigma-Delta调制器[7]
图 1-3 可动态缩放 ADC[8]a) 芯片显微图 b) 测试结果在 2017 年德克萨斯 A&M 大学发表了一篇 50MHz 带宽的连续时间级联2Sigma-Delta 调制器[9]，该调制器结构如图 1-4 a)所示，级联了两个二阶的源 RC 滤波器构成的调制器，采用四位量化器结构，并利用电流舵式反馈 Da) b)
-3 b)为芯片测试结果，调制器的带宽为 20kHz，动态范图 1-3 可动态缩放 ADC[8]a) 芯片显微图 b) 测试结果德克萨斯 A&M 大学发表了一篇 50MHz 带宽的连续a 调制器[9]，该调制器结构如图 1-4 a)所示，级联了两器构成的调制器，采用四位量化器结构，并利用电流上 RC 时间常数矫正电路、噪声抑制滤波器来抑制由噪用 40nm CMOS 工艺设计的芯片如图 1-4 所示，在采 50.3MHz，SNR 为 75.8dB，供电电压为 1.1/1.15/2.5，a) b)
【参考文献】：
博士论文
[1]一种极低功耗模拟IC设计技术及其在高性能音频模数转换器中的应用研究[D]. 罗豪.浙江大学 2012
硕士论文
[1]24位48KSPS多位量化∑-Δ ADC的设计[D]. 胡雅琴.哈尔滨工业大学 2016
[2]TMR传感器中高精度多位量化Sigma-Delta调制器的设计[D]. 刘达.哈尔滨工业大学 2016
本文编号：3383220
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3383220.html
