基于SOPC的视频监测系统
发布时间：2021-09-07 05:07
采用SOPC技术设计了一个视频监测系统,利用Quartus II软件在FPGA上嵌入一个Nios II软核CPU,因其可以进行多线程流水式数据处理,将极大地提高数据运算的速度和精度。该设计提出了一个架构,DDR2 SDRAM存储器同时供3个控制器使用,作用分别为摄像头采集数据的缓存、NIOS II的运行内存和TFT液晶显示屏的显存,使资源得到了充分地利用,降低了生产成本。该设计利用FPGA的大容量逻辑资源和SOPC嵌入式开发工具,可以充分利用硬件上的并行性和软件图像算法的灵活性,从本质上改善图像处理的速度,使图像处理的实时性得到了极大的提高。
【文章来源】：南京邮电大学学报(自然科学版). 2020,40(01)北大核心
【文章页数】：5 页
【部分图文】：
DDR2控制器配置参数图
在Qsys中搭建以Nios II为CPU的嵌入式系统,通过Avalon总线实现主机与从机之间的读写。该嵌入式系统的结构框图如图5所示。其中,通过master_template这个IP核将摄像头模块采集的数据存放至DDR2中,该IP核的参数设置界面如图6所示。将“Master Direction”设置为“Write”后,重新命名为Avalon-MM-WR,然后数据总线连接上DDR2控制器,设置好数据位宽和地址位宽就可以在进行写操作的时候正常调用了。这里的数据位宽和地址位宽设置的都是32位的,而且是调用的GPIO核,这就使得系统拥有了很大的灵活性,后续如果需要修改地址,只需要通过软件修改,而不用修改硬件,调试起来会省时很多。需要进行读操作时,只需要将“Master Direction”设置为“Read”。图 6 Master_template IP核参数设置
本设计采用的是CMOS摄像头,型号为MT9V034,该摄像头采集到的数据经过器件内部的模数转换器,得到的数据位宽是10位,精度符合本实验图像清晰度的要求。该摄像头是通过IIC接口进行初始化参数配置的,像素的有效区域设置为640*480。驱动时钟是24 MHz,像素时钟也是24 MHz。在Qsys中添加一个一位的GPIO IP核,作为摄像头初始化完成的标志信号,默认为低电平,初始化完成后,则置为高电平。图2是用嵌入式逻辑分析仪(SignalTap II)对摄像头捕获模块抓取的时序,“SignalTap II”在Nios II系统调试中能够捕捉和显示实时信号,方便在软件运行过程中跟踪FPGA硬件内部的特性,极大减少了调试、验证过程花费的时间,提高了SOPC设计的灵活性。由于“SignalTap II”使用需要消耗FPGA芯片的存储单元,而FPGA芯片内资源有限,所以只抓取几行像素进行分析。如图2所示,摄像头模块有2个输出,分别为“CMOS_Href”和“CMOS_Vsync”,由于存在亚稳态,有可能造成系统的不稳定,故需要对这2个信号进行“打俩拍”操作,以消除亚稳态的影响,“cmos_href_r[1]”和“cmos_vsync_r[1]”就是消除亚稳态后的信号。“cmos_din”是摄像头模块的数据输出,在“CMOS_Href”为高时一直有数据,证明摄像头与FPGA的连接是正确的。而且“CMOS_Href”为高时,有640个像素数据,也是符合参数设计的。1.2 图像显示模块
【参考文献】：
期刊论文
[1]基于SoPC的视频图像快速去雾[J]. 刘金华,韦家军,孙梧雨,任雪美,廖鹏,安必义. 太赫兹科学与电子信息学报. 2019(02)
[2]基于FPGA的高速图像采集处理系统优化[J]. 郭洪宾,于惠钧,罗梓张,龚星宇,刘安海,黄星. 湖南工业职业技术学院学报. 2019(01)
[3]基于嵌入式系统软硬件联合设计方法[J]. 唐鸿彬,蒋川湘,徐方云. 电子技术与软件工程. 2018(23)
[4]基于SOPC技术的煤矿井道温湿度采集系统设计[J]. 邢吉生,谭炜乐,王双立. 煤矿机械. 2018(10)
[5]基于FPGA的实时视频图像采集处理系统设计[J]. 高俊岭,陈志飞,章佩佩. 电子技术应用. 2018(02)
[6]基于FPGA的视频图像处理系统研究[J]. 邹庆华,邵瑞. 信息通信. 2016(11)
[7]基于SOPC的直流电机调速控制器IP核设计[J]. 王媛媛,刘宁庄,童军. 高校实验室工作研究. 2016(03)
[8]基于NiosⅡ的SOPC实验教学平台设计[J]. 陈晓静,吴爱平. 长江大学学报(自科版). 2016(22)
[9]可配置的SOPC系统TFT-LCD控制器的设计与实现[J]. 赵庆平,李素文,赵鑫. 电子器件. 2013(06)
[10]基于Avalon总线的非标准以太网控制器IP核设计[J]. 薛毅,彭建朝,许向众. 微计算机信息. 2012(10)
本文编号：3388901
【文章来源】：南京邮电大学学报(自然科学版). 2020,40(01)北大核心
【文章页数】：5 页
【部分图文】：
DDR2控制器配置参数图
在Qsys中搭建以Nios II为CPU的嵌入式系统,通过Avalon总线实现主机与从机之间的读写。该嵌入式系统的结构框图如图5所示。其中,通过master_template这个IP核将摄像头模块采集的数据存放至DDR2中,该IP核的参数设置界面如图6所示。将“Master Direction”设置为“Write”后,重新命名为Avalon-MM-WR,然后数据总线连接上DDR2控制器,设置好数据位宽和地址位宽就可以在进行写操作的时候正常调用了。这里的数据位宽和地址位宽设置的都是32位的,而且是调用的GPIO核,这就使得系统拥有了很大的灵活性,后续如果需要修改地址,只需要通过软件修改,而不用修改硬件,调试起来会省时很多。需要进行读操作时,只需要将“Master Direction”设置为“Read”。图 6 Master_template IP核参数设置
本设计采用的是CMOS摄像头,型号为MT9V034,该摄像头采集到的数据经过器件内部的模数转换器,得到的数据位宽是10位,精度符合本实验图像清晰度的要求。该摄像头是通过IIC接口进行初始化参数配置的,像素的有效区域设置为640*480。驱动时钟是24 MHz,像素时钟也是24 MHz。在Qsys中添加一个一位的GPIO IP核,作为摄像头初始化完成的标志信号,默认为低电平,初始化完成后,则置为高电平。图2是用嵌入式逻辑分析仪(SignalTap II)对摄像头捕获模块抓取的时序,“SignalTap II”在Nios II系统调试中能够捕捉和显示实时信号,方便在软件运行过程中跟踪FPGA硬件内部的特性,极大减少了调试、验证过程花费的时间,提高了SOPC设计的灵活性。由于“SignalTap II”使用需要消耗FPGA芯片的存储单元,而FPGA芯片内资源有限,所以只抓取几行像素进行分析。如图2所示,摄像头模块有2个输出,分别为“CMOS_Href”和“CMOS_Vsync”,由于存在亚稳态,有可能造成系统的不稳定,故需要对这2个信号进行“打俩拍”操作,以消除亚稳态的影响,“cmos_href_r[1]”和“cmos_vsync_r[1]”就是消除亚稳态后的信号。“cmos_din”是摄像头模块的数据输出,在“CMOS_Href”为高时一直有数据,证明摄像头与FPGA的连接是正确的。而且“CMOS_Href”为高时,有640个像素数据,也是符合参数设计的。1.2 图像显示模块
【参考文献】：
期刊论文
[1]基于SoPC的视频图像快速去雾[J]. 刘金华,韦家军,孙梧雨,任雪美,廖鹏,安必义. 太赫兹科学与电子信息学报. 2019(02)
[2]基于FPGA的高速图像采集处理系统优化[J]. 郭洪宾,于惠钧,罗梓张,龚星宇,刘安海,黄星. 湖南工业职业技术学院学报. 2019(01)
[3]基于嵌入式系统软硬件联合设计方法[J]. 唐鸿彬,蒋川湘,徐方云. 电子技术与软件工程. 2018(23)
[4]基于SOPC技术的煤矿井道温湿度采集系统设计[J]. 邢吉生,谭炜乐,王双立. 煤矿机械. 2018(10)
[5]基于FPGA的实时视频图像采集处理系统设计[J]. 高俊岭,陈志飞,章佩佩. 电子技术应用. 2018(02)
[6]基于FPGA的视频图像处理系统研究[J]. 邹庆华,邵瑞. 信息通信. 2016(11)
[7]基于SOPC的直流电机调速控制器IP核设计[J]. 王媛媛,刘宁庄,童军. 高校实验室工作研究. 2016(03)
[8]基于NiosⅡ的SOPC实验教学平台设计[J]. 陈晓静,吴爱平. 长江大学学报(自科版). 2016(22)
[9]可配置的SOPC系统TFT-LCD控制器的设计与实现[J]. 赵庆平,李素文,赵鑫. 电子器件. 2013(06)
[10]基于Avalon总线的非标准以太网控制器IP核设计[J]. 薛毅,彭建朝,许向众. 微计算机信息. 2012(10)
本文编号：3388901
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3388901.html
