基于FPGA的万兆以太网TCP/IP卸载引擎与硬件系统设计
发布时间：2021-09-25 20:52
随着5G通信、云计算、大数据和物联网等技术的广泛兴起,数据流量爆炸式增长,网络带宽也随之快速增长,目前万兆以太网已经普及。CPU如何来处理速度越来越快、流量越来越大的网络数据成为一个难点,其重要解决方案为TCP/IP卸载引擎技术（简称TOE技术）,即通过专用的硬件设备来处理复杂的网络数据,以释放CPU资源,降低其处理压力。然而现有万兆以太网的TOE解决方案还不够成熟,存在速度慢、未兼容标准协议等缺陷。针对当前研究现状并结合市场需求,本文设计了一套基于FPGA的万兆以太网TCP/IP卸载引擎与硬件系统,通过FPGA硬件逻辑实现标准TCP/IP协议栈卸载,并融合数字鉴权等安全算法实现高速安全的网络数据传输与通信。硬件系统采用Xilinx XC7Z045为核心处理器,包含4路万兆光口SFP+和1路PCIe 2.0×8接口,并搭载4片DDR3@1866Mbps和4片DDR3@1066Mbps存储颗粒;整板包含1190个电子元器件,4118个连接,17路电源,并有8对最高速度达10.3125Gbps的SFP+差分走线,16对最高速度达5GTps的PCIe差分走线,以及共180余根DDR3高速走线...
【文章来源】：华东师范大学上海市 211工程院校 985工程院校 教育部直属院校
【文章页数】：162 页
【学位级别】：硕士
【图文】：
系统应用框图
华东师范大学硕士学术论文14图2-2系统总体功能框图系统方案硬件设计及指标论证根据上述系统总体功能框图，本系统硬件电路板需要完成的核心功能如下：提供万兆网络数据接口；提供海量网络数据的缓存和处理能力；提供与主机交互数据接口；提供安全加密算法处理能力。依据上述核心功能，拟解决的核心问题列举如下，并依次进行论证和设计：硬件框架方案；网络接口方案；与主机互联方案；数据缓存方案；核心处理器方案；高速数字系统设计。
华东师范大学硕士学术论文152.2.1硬件框架方案围绕TOE核心技术的解决方案，目前有三种主流的解决方案：ASIC方案、嵌入式软核方案、FPGA硬件逻辑方案[13]。ASIC方案的优势在于性能高，可靠性好；缺陷在于设计周期长，流片风险高，成本高，不够灵活和不易拓展。嵌入式软核方案的优势在于设计周期短，灵活；缺陷在于本质上仍然依赖于软件平台的协议栈，因此吞吐率低，延时高，且性价比不高，不适合规模化。FPGA硬件逻辑方案，开发周期适中，可重复编程，灵活性高，且FPGA高速并发的特性保证了其高吞吐率和低延时；缺陷在于其技术开发难度大。体现在，需要通过硬件描述语言对底层网络协议进行重构，考验开发人员的FPGA硬件逻辑编程能力。目前，该方案为国内外大多数科研人员努力的方向。本系统采用的也是该解决方案。考虑到项目需求中还要求对系统进行配置、管理，以及对设备安全和传输安全的控制，因此还需要更加灵活的微处理器辅助完成这些功能。目前主流的微处理器架构为ARM架构。因此，系统的硬件框架方案如图2-3所示：整体采用FPGA+ARM的框架，FPGA处理高速的网络数据接口，ARM处理器完成配置管理、鉴权和加密等功能。图2-3硬件框图
【参考文献】：
期刊论文
[1]超清视界,精彩未来[J]. 梁燕. 标准生活. 2019(10)
[2]高速并行总线接口信号的完整性及设计优化[J]. 张敏. 无线互联科技. 2018(06)
[3]大视频时代来袭 云化网络已成业界共识[J]. 刁兴玲. 通信世界. 2017(16)
[4]思科:2019年移动数据流量将是现在的10倍[J]. 知识文库. 2015(04)
[5]信号完整性揭秘:于博士SI设计手记[J]. 于争. 中国科技信息. 2013(24)
[6]OSI与TCP/IP网络模型分析[J]. 王田. 天津职业院校联合学报. 2013(02)
[7]基于RFC2544的以太网测试设计与实现[J]. 董祎博,刘云龙. 软件. 2012(12)
[8]一种消除异步电路亚稳态的逻辑控制方法[J]. 樊民革,赵剡. 电子测量技术. 2008(10)
[9]RSA算法实现数字签名的研究与应用[J]. 石志坚,谭全权,段海龙. 微型电脑应用. 2008(06)
[10]基于全IP技术的TETRA网络平台[J]. 陆锦华. 移动通信. 2008(Z1)
博士论文
[1]高速电路电源分配网络设计与电源完整性分析[D]. 张木水.西安电子科技大学 2009
硕士论文
[1]基于数字微镜器件的主动式视觉平台[D]. 孙仲健.华东师范大学 2019
[2]网络存储技术在河南油田的应用研究[D]. 赵春莉.华中师范大学 2004
本文编号：3410423
【文章来源】：华东师范大学上海市 211工程院校 985工程院校 教育部直属院校
【文章页数】：162 页
【学位级别】：硕士
【图文】：
系统应用框图
华东师范大学硕士学术论文14图2-2系统总体功能框图系统方案硬件设计及指标论证根据上述系统总体功能框图，本系统硬件电路板需要完成的核心功能如下：提供万兆网络数据接口；提供海量网络数据的缓存和处理能力；提供与主机交互数据接口；提供安全加密算法处理能力。依据上述核心功能，拟解决的核心问题列举如下，并依次进行论证和设计：硬件框架方案；网络接口方案；与主机互联方案；数据缓存方案；核心处理器方案；高速数字系统设计。
华东师范大学硕士学术论文152.2.1硬件框架方案围绕TOE核心技术的解决方案，目前有三种主流的解决方案：ASIC方案、嵌入式软核方案、FPGA硬件逻辑方案[13]。ASIC方案的优势在于性能高，可靠性好；缺陷在于设计周期长，流片风险高，成本高，不够灵活和不易拓展。嵌入式软核方案的优势在于设计周期短，灵活；缺陷在于本质上仍然依赖于软件平台的协议栈，因此吞吐率低，延时高，且性价比不高，不适合规模化。FPGA硬件逻辑方案，开发周期适中，可重复编程，灵活性高，且FPGA高速并发的特性保证了其高吞吐率和低延时；缺陷在于其技术开发难度大。体现在，需要通过硬件描述语言对底层网络协议进行重构，考验开发人员的FPGA硬件逻辑编程能力。目前，该方案为国内外大多数科研人员努力的方向。本系统采用的也是该解决方案。考虑到项目需求中还要求对系统进行配置、管理，以及对设备安全和传输安全的控制，因此还需要更加灵活的微处理器辅助完成这些功能。目前主流的微处理器架构为ARM架构。因此，系统的硬件框架方案如图2-3所示：整体采用FPGA+ARM的框架，FPGA处理高速的网络数据接口，ARM处理器完成配置管理、鉴权和加密等功能。图2-3硬件框图
【参考文献】：
期刊论文
[1]超清视界,精彩未来[J]. 梁燕. 标准生活. 2019(10)
[2]高速并行总线接口信号的完整性及设计优化[J]. 张敏. 无线互联科技. 2018(06)
[3]大视频时代来袭 云化网络已成业界共识[J]. 刁兴玲. 通信世界. 2017(16)
[4]思科:2019年移动数据流量将是现在的10倍[J]. 知识文库. 2015(04)
[5]信号完整性揭秘:于博士SI设计手记[J]. 于争. 中国科技信息. 2013(24)
[6]OSI与TCP/IP网络模型分析[J]. 王田. 天津职业院校联合学报. 2013(02)
[7]基于RFC2544的以太网测试设计与实现[J]. 董祎博,刘云龙. 软件. 2012(12)
[8]一种消除异步电路亚稳态的逻辑控制方法[J]. 樊民革,赵剡. 电子测量技术. 2008(10)
[9]RSA算法实现数字签名的研究与应用[J]. 石志坚,谭全权,段海龙. 微型电脑应用. 2008(06)
[10]基于全IP技术的TETRA网络平台[J]. 陆锦华. 移动通信. 2008(Z1)
博士论文
[1]高速电路电源分配网络设计与电源完整性分析[D]. 张木水.西安电子科技大学 2009
硕士论文
[1]基于数字微镜器件的主动式视觉平台[D]. 孙仲健.华东师范大学 2019
[2]网络存储技术在河南油田的应用研究[D]. 赵春莉.华中师范大学 2004
本文编号：3410423
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3410423.html
