MEMS加速度计中逐次逼近模数转换器设计
发布时间：2021-10-10 05:24
随着MEMS惯性器件的诞生,由于其自身具备的体积小、功耗低、重量轻、耐用性好等独特优势,在很多领域中均得到了广泛的应用。而对于MEMS加速度计的研究,考虑到加速度计的信号输出会随着外围温度的改变而产生偏差,有必要对周围温度测量,并依据一定的关系进行补偿。在对信号的处理中,数字信号已成为主要的信号处理方式,为了把感知的温度模拟信号转化为数字信号,有必要设计一种应用于MEMS加速度计中用于温度补偿的模数转换器,综合考虑精度、速度性能的低要求以及SAR ADC在功耗和面积上的优势,选定逐次逼近型模数转换器作为研究对象进行研究。本文设计了一种12位逐次逼近模数转换器,其主体采用分段结构的电荷型SAR ADC,对分段结构进行改进,将冗余电容由原来所在的低位电容阵列放到高位电容阵列中,解决耦合电容非整数倍的问题,但同时对比较器的精度提高了一点点要求,同时采用电容上级板采样方案,不需要对电容进行置位,因此模数转换器的第一位量化实际上不需要电容阵列的参与,可以节省一位电容即可完成全部转换,因此设计的高位和低位电容阵列分别为6位和5位。采用基于Vcm的开关切换方案,在很大程度上降低了电路的功耗。比较器采...
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：67 页
【学位级别】：硕士
【部分图文】：
2位有效能量交换重置的SARADC[11]
哈尔滨工业大学工学硕士学位论文-4-到64.2dB。图1-312位有效能量交换重置的SARADC[11]2018年，国立金乌工科大学E.Youn等人设计了一款电容电阻DAC上电容补偿的SARADC[12]，它主要应用于小面积、低功耗的移动应用场景，具体电路结构如图1-4所示。这个模数转换器可以实现12位的分辨率，为了提高静态和动态性能，提出了一种电阻电容DAC的上位电容校正方法，C-RDAC的上5位电容器校准通过仅执行增加上5位电容器的过程来简化控制逻辑。此ADC的面积为0.204mm2，在1.2V电源电压下以20MS/s速度工作时，ADC的功耗为1.24mW。图1-412位基于电阻电容DAC上电容补偿的SARADC[12]
哈尔滨工业大学工学硕士学位论文-5-2019年，休斯顿大学Q.J.Fun提出了一种基于逐次逼近型的时间交错数字斜坡模数转换器[13]，如图1-5所示。该转换器兼顾了SARADC的中等转换速度和数字斜坡ADC的低噪声特性。为了提升速度、精度和功耗的特性，采用4路数字斜坡精细ADC作为流水线结构，实现了SARADC的无源余量传输。基于电荷共享的数字斜坡ADC实现消除了对功耗片上参考缓冲器的需求。为了减小硬件压力，提出了一种基于自举开关的小型斩波器。该模数转换器采用28nmCMOS工艺设计和仿真，在500MS/s下SNDR为63.74dB，功耗为2.4mW。图1-5基于逐次逼近型的时间交错数字斜坡模数转换器[13]1.3.2国内研究现状相比于国外，国内对ADC的研究也有很大的进展。2016年清华大学王志华等人设计了一款11位250MS/s的subrange-SAR模数转换器[14]，实际上是一种FlashADC和SARADC级联的混合型模数转换器，如图1-6所示。它通过前4位Flash模数转换器进行初步转换和8位SAR模数转换器进行精转换，充分结合了Flash模数转换器的高速度和SAR模数转换器的低功耗优势。设计采用40nm低漏电工艺，后期形成版图后仿真在奈奎斯特输入下实现9.99位的有效位数，版图面积为0.018mm2，在1.1V电源工作条件下功耗为1.5mW，优值为5.86fJ/Conv。
【参考文献】：
硕士论文
[1]10位低功耗逐次逼近模数转换器的设计[D]. 于楚东.大连理工大学 2019
[2]高速低功耗逐次逼近型模数转换器研究[D]. 李晓兴.东南大学 2018
[3]一种高精度逐次逼近型模数转换器的研究与设计[D]. 张献伟.哈尔滨工业大学 2017
[4]隧穿式磁阻传感器接口ASIC芯片设计[D]. 张文博.哈尔滨工业大学 2017
[5]高速低功耗逐次逼近模数转换器的研究与设计[D]. 杜争.南京邮电大学 2015
[6]12bit低功耗逐次逼近模数转换器的设计[D]. 张晓静.哈尔滨工业大学 2014
[7]16位1MS/s CMOS SAR A/D转换器设计及校准技术[D]. 宋孝立.西安电子科技大学 2014
[8]基于噪声整形的逐次逼近模数转换器设计[D]. 李哲.上海交通大学 2014
[9]多通道时钟交织SAR ADC的研究与设计[D]. 顾纯辰.复旦大学 2013
[10]0.13μm CMOS逐次逼近型模数转换器的设计[D]. 王博.西安电子科技大学 2013
本文编号：3427736
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：67 页
【学位级别】：硕士
【部分图文】：
2位有效能量交换重置的SARADC[11]
哈尔滨工业大学工学硕士学位论文-4-到64.2dB。图1-312位有效能量交换重置的SARADC[11]2018年，国立金乌工科大学E.Youn等人设计了一款电容电阻DAC上电容补偿的SARADC[12]，它主要应用于小面积、低功耗的移动应用场景，具体电路结构如图1-4所示。这个模数转换器可以实现12位的分辨率，为了提高静态和动态性能，提出了一种电阻电容DAC的上位电容校正方法，C-RDAC的上5位电容器校准通过仅执行增加上5位电容器的过程来简化控制逻辑。此ADC的面积为0.204mm2，在1.2V电源电压下以20MS/s速度工作时，ADC的功耗为1.24mW。图1-412位基于电阻电容DAC上电容补偿的SARADC[12]
哈尔滨工业大学工学硕士学位论文-5-2019年，休斯顿大学Q.J.Fun提出了一种基于逐次逼近型的时间交错数字斜坡模数转换器[13]，如图1-5所示。该转换器兼顾了SARADC的中等转换速度和数字斜坡ADC的低噪声特性。为了提升速度、精度和功耗的特性，采用4路数字斜坡精细ADC作为流水线结构，实现了SARADC的无源余量传输。基于电荷共享的数字斜坡ADC实现消除了对功耗片上参考缓冲器的需求。为了减小硬件压力，提出了一种基于自举开关的小型斩波器。该模数转换器采用28nmCMOS工艺设计和仿真，在500MS/s下SNDR为63.74dB，功耗为2.4mW。图1-5基于逐次逼近型的时间交错数字斜坡模数转换器[13]1.3.2国内研究现状相比于国外，国内对ADC的研究也有很大的进展。2016年清华大学王志华等人设计了一款11位250MS/s的subrange-SAR模数转换器[14]，实际上是一种FlashADC和SARADC级联的混合型模数转换器，如图1-6所示。它通过前4位Flash模数转换器进行初步转换和8位SAR模数转换器进行精转换，充分结合了Flash模数转换器的高速度和SAR模数转换器的低功耗优势。设计采用40nm低漏电工艺，后期形成版图后仿真在奈奎斯特输入下实现9.99位的有效位数，版图面积为0.018mm2，在1.1V电源工作条件下功耗为1.5mW，优值为5.86fJ/Conv。
【参考文献】：
硕士论文
[1]10位低功耗逐次逼近模数转换器的设计[D]. 于楚东.大连理工大学 2019
[2]高速低功耗逐次逼近型模数转换器研究[D]. 李晓兴.东南大学 2018
[3]一种高精度逐次逼近型模数转换器的研究与设计[D]. 张献伟.哈尔滨工业大学 2017
[4]隧穿式磁阻传感器接口ASIC芯片设计[D]. 张文博.哈尔滨工业大学 2017
[5]高速低功耗逐次逼近模数转换器的研究与设计[D]. 杜争.南京邮电大学 2015
[6]12bit低功耗逐次逼近模数转换器的设计[D]. 张晓静.哈尔滨工业大学 2014
[7]16位1MS/s CMOS SAR A/D转换器设计及校准技术[D]. 宋孝立.西安电子科技大学 2014
[8]基于噪声整形的逐次逼近模数转换器设计[D]. 李哲.上海交通大学 2014
[9]多通道时钟交织SAR ADC的研究与设计[D]. 顾纯辰.复旦大学 2013
[10]0.13μm CMOS逐次逼近型模数转换器的设计[D]. 王博.西安电子科技大学 2013
本文编号：3427736
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3427736.html
