面向高时延分辨率的无线信道仿真器的FPGA实现

发布时间：2021-10-12 03:26

　　信道仿真器可以实验室中再现无线信道的传播特性,在无线信道建模与通信设备测试中获得了广泛应用。随着第五代（the fifth generation,5G）移动通信技术的发展,多输入多输出（Multiple Input Multiple Output,MIMO）技术得到了更多的关注与发展。MIMO系统性能与无线信道环境密切相关,为实现无线信道丰富散射体环境的仿真,无线信道模型表征的多径时延分辨率越来越高,给信道仿真器提出了更高的要求,即在不提高当前硬件系统时钟频率的前提下实现输入信号的任意时延。本文基于软件无线电原理,介绍信道仿真器的软、硬件平台构成,以实现信道仿真器基带FPGA模块功能为出发点,通过分析MIMO技术的引入给信道仿真器的实现带来的困难,分别从信道仿真器多径时延、基带FPGA与DSP数据通信功能实现以及信道仿真器基带模块功能联调三个方向入手,设计并实现相关模块。论文的主要研究工作有以下三方面:1.信道仿真器多径时延模块的实现。无线信道模型中的多径时延范围比较大,在信道仿真器中可以按照硬件系统时钟频率将多径时延分为整数时延与分数时延。整数时延基于FIFO、双口 RAM以及SDR... 

【文章来源】：北京邮电大学北京市 211工程院校 教育部直属院校

【文章页数】：73 页

【学位级别】：硕士

【部分图文】：

图２－１信道仿真器的硬件平台??图２－１为本文使用的信道仿真器的硬件平台框图，主要包括上位机、基带端??

实时信道处理单元?〇?射频模块处理单元??图２－２信道仿真器软件糢块??图２－２为无线信道仿真器软件模块连接示意图，主要包括上位机中的主控模??块、交互界面以及标准模型算法库、ＤＳＰ运行的信道抽头系数相关参数计算模块、??ＦＰＧＡ基带模块上的实时信道处理单元以及射频模块的信号处理单元。??人机交互控制单元运行在上位机中，对信道仿真器中功能模块进行参数配置、??运行状态监控以及信道仿真器运行结果查看，方便用户对无线信道仿真器的配置??与使用。??标准信道模型库主要实现不同场景下的无线信道建模与参数提取。丰富、完??备的标准信道模型库决定了信道仿真器可仿真信道模型的多样性。对现有的信道??６??

３．１?ＴＤＬ信道模型??ＴＤＬ信道模型一般用于单输入单输出（Ｓｉｎｇｌｅ?Ｉｎｐｕｔ?Ｓｉｎｇｌｅ?Ｏｕｔｐｕｔ，?ＳＩＳＯ）无??线信道的仿真，其基本实现结构如图３－１所示，主要由一组时延和衰落系数“抽??头”构成。由于系统中抽头个数有限，ＴＤＬ信道模型更像是一个有限长单位冲击??响应（Ｆｉｎｉｔｅ?Ｉｍｐｕｌｓｅ?Ｒｅｓｐｏｎｓｅ）滤波器。??ｘ（０—＇Ｔｉ?Ｉ￣ｒＨ?ｔ２?￣ｒ３?卜?ｔ？十?ｒ？?Ｉ—??ｉ??Ｉ???：?；?！??：?？?：?１??ｈ蠢堯电?＾０??ｖ?ｉ??／＾Ｐ＇ｘ?！???ｉ．．．?＊??????图３－１?ＴＤＬ模型基本结构??在ＦＰＧＡ实现过程中，可以利用加法器、乘法器实现完全流水线设计，对??ＴＤＬ模型的硬件实现结构做出以下修改，如图３－２所示。??９??


本文编号：3431792