一种超低功耗的全CMOS基准电压源设计

发布时间：2024-09-28 19:31

　　基于SMIC 0.13μm CMOS工艺,设计一款纳瓦级功耗的全CMOS带隙基准电路。该电路由全CMOS电路实现,避免使用三极管和电阻,实现了节省芯片面积的目的。晶体管工作在三极管区和亚阈值区,大幅降低了功耗。Cadence仿真结果表明:在-20～100℃范围内,温度系数为31 ppm/℃;在电源电压1.2～3.3 V的变化范围内,电源电压漂移系数为0.42%/V。参考电源电压下,电路的电源抑制比(PSRR)达到51.7 dB@100 Hz;室温下,电路总静态电流为22.8 nA,功耗为27.4 nW@1.2 V;该电路可调节性强,适用于低功耗芯片中。

【文章页数】：4 页

【文章目录】：
1 电路设计
    1.1 亚阈值区工作原理
    1.2 核心电路工作原理
    1.3 启动电路工作原理
2 结果分析
3 结论

本文编号：4006247