基于自测试的VLSI芯片可靠性技术研究

发布时间：2021-11-09 11:23

　　随着工艺尺寸的不断减小,VLSI芯片的性能也在不断提高,同时给VLSI芯片的测试带来了诸多挑战。目前,在纳米工艺下,自测试是解决VLSI芯片测试的研究热点,自测试的研究为VLSI芯片的可靠性提供了一种有力保障。本论文针对VLSI芯片可靠性技术中存在的老化度量不精确、单粒子效应容错开销大、测试数据庞大难以压缩等若干关键技术进行研究,并提出了相应的解决方法。具体内容和主要创新点如下:（1）针对目前VLSI芯片老化度量难以精确的问题,提出一种基于特征捕获的老化精确度量BIST方案。数字电路老化是影响芯片可靠性的关键因素。目前,在己有的老化度量方法中,国内外学者主要采用植入预兆单元的方式度量老化,即将预兆单元植入被测电路,并捕获参照电路的工作时延或频率,以此判断被测电路的老化程度。这类方法其缺点是无法提供准确的老化度量指标,对芯片的老化预测和防护过程都是根据最坏情况或工作经验操作。这种非精度的防护过程可能对被测电路无法达到最佳的防护效果,有时会起反作用,因此,对数字电路老化过程的准确度量是提高VLSI芯片可靠性的关键。在该问题的研究中,本论文选用具有一定优越性的BIST结构,并利用芯片中的部分... 

【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校

【文章页数】：115 页

【学位级别】：博士

【部分图文】：

图２．１扫描设计方案??Ｆｉｇ?２．１?Ｓｃａｎｎｉｎｇ?ｄｅｓｉｇｎ?ｓｃｈｅｍｅ??１２??

满足规则3设计

}4即ST示惫圈

【参考文献】：
期刊论文
[1]一种高效的门级电路可靠度估算方法[J]. 蔡烁,邝继顺,刘铁桥,周颖波.  电子与信息学报. 2013(05)
[2]基于时-空冗余的集成电路老化失效防护方法[J]. 严鲁明,梁华国,黄正峰.  电子测量与仪器学报. 2013(01)
[3]一种基于混合模拟的计算组合电路中软错误率的方法与工具[J]. 陈书明,杜延康,刘必慰.  国防科技大学学报. 2012(04)
[4]并行折叠计数器的BIST方案[J]. 梁华国,李鑫,陈田,王伟,易茂祥.  电子学报. 2012(05)
[5]采用循环移位和优化编码的测试压缩方法[J]. 刘杰,梁华国,蒋翠云.  计算机研究与发展. 2012(04)
[6]NBTI效应导致SET脉冲在产生与传播过程中的展宽[J]. 陈建军,陈书明,梁斌,刘征,刘必慰,秦军瑞.  电子学报. 2011(05)
[7]组合逻辑电路中软错误率的频域分析方法[J]. 雷韶华,韩银和,李晓维.  计算机研究与发展. 2011(03)
[8]考虑工作负载影响的电路老化预测方法[J]. 靳松,韩银和,李华伟,李晓维.  计算机辅助设计与图形学学报. 2010(12)
[9]组合逻辑电路的软错误率自动分析平台[J]. 绳伟光,肖立伊,毛志刚.  计算机辅助设计与图形学学报. 2009(11)
[10]部分向量奇偶位切分的LFSR重新播种方法[J]. 梁华国,詹凯华,蒋翠云,易茂祥.  计算机学报. 2007(10)

博士论文
[1]星载信号处理平台单粒子效应检测与加固技术研究[D]. 邢克飞.国防科学技术大学 2007



本文编号：3485236