X射线探测器数字电路及测试系统设计
发布时间：2021-11-22 02:15
X射线探测系统作为同步辐射装置应用的一种,广泛应用于医疗、工业CT、关键零件的无损检测等领域。纵观X射线探测系统的发展,其关键技术基本被国外所掌握甚至是垄断,DECTRIS公司开发的整套面阵型探测系统售价甚至高达1000万美元以上。X射线探测器读出芯片作为该系统的核心部件之一,在整个系统中占据了至关重要的地位,高性能读出芯片亦是X射线探测领域热门的研究方向之一。X射线探测器读出芯片是一种数模混合类型的芯片,内部包含数字电路和模拟电路。模拟电路具有电荷积分、模数转换的功能,代表X射线粒子能量的信息最终以数字信号的形式输出,后级的数字电路则完成噪声抑制、数据写入、读出以及模式配置等工作。在全局时序的控制下,芯片各个子电路进行有序的配合,最终完成信息的读出。本文从实际工程应用的角度出发,着重叙述了X射线探测器读出芯片中数字电路的设计。读出芯片集成了修调电路、移位写入读出电路以及全局时序控制电路、SPI接口等数字电路。修调电路能够抑制前级模拟电路的噪声。移位写入和读出电路为芯片提供了数据输入输出的接口,芯片数据在输出的同时,外部输入的数据也被写入到芯片内部。外部写入的数据能周期性的刷新芯片像素...
【文章来源】：湘潭大学湖南省
【文章页数】：77 页
【学位级别】：硕士
【部分图文】：
工x射线探测器读出芯片架构示意图
数字驱动电路内部结构如图 2.2 所示，包含时钟模块、复位模块、SPI 从机接口、命令译码模块、逻辑控制模块以及缓冲电路模块。通过向 SPI 从机接口发送相应的指令，将模式信息和参数写入至 X 射线探测器读出芯片中，内部的指令译码模块则将指令转换成相应的控制信息和操作数据。逻辑控制模块则是产生像素阵列工作时的各个控制信号，控制信号的有效时间会根据命令译码模块输出的结果进行相应的调整，以实现探测模式、曝光时间、曝光次数等各种设置功能。缓冲电路的实质是一个反相器网络，主要作用是为相应信号提供一定的驱动能力。本文所设计的 X 射线探测器读出芯片，其时钟、复位和其他的控制信号需要驱动 4096 个像素单元，必须具有很高的带负载能力。时钟模块、复位模块和逻辑控制模块的输出信号显然不可能具备上述要求的驱动能力或者说是带负载能力，为了增强对应信号的带负载能力，缓冲电路应运而生。经过缓冲电路处理后的时钟、复位和控制信号，不仅驱动能力得到了增强，而且能够保证处理后的信号达到各个像素单元的延时基本一致，更加契合时序的要求。关于缓冲电路和布线的相关内容会在 2.2.3 小节中进行详细描述，在此不再作过多说明。
采用内部串行通信，外部并行通信的方案完成数据的读出，该方法吸取了上述两种读出方式各自的优点，并且能够平衡芯片的面积和功耗。其核心思想是将整个像素阵列分为几条独立的链路，每条链路之间相互独立，各个链路的数据并行输出，链路内部的相邻像素之间则采用串行通信的方式[18]。此方法能够减少像素阵列内部的连线，位于同一链路的相邻像素之间仅采用一根信号线进行数据传输，大大减小了每个像素单元的面积，各个链路的数据独立并行的输出，在时钟频率不变的条件下又提高了数据传输的速率，达到了平衡芯片功耗和面积的目的。4096 个像素单元，若分成 16 条链路，每条链路中有 256 个像素单元，因此在 10μs 内只需要读出 3072 比特（256×12）数据，可以计算出最小的时钟频率为 30.72MHz，芯片需要 16 个配置数据输入端口和 16 个数据输出端口。若分为4 条链路，则最小的时钟频率为 122.88MHz，仅仅需要 4 个配置数据输入端口和4 个数据输出端口。若分为 8 条链路，则最小的时钟频率为 61.44MHz，一共需要 8 个配置数据输入端口和 8 个数据输出端口。综合考虑，最终采用将像素阵列分为 8 条链路的方案，整体结构如图 2.3 所示。
本文编号：3510728
【文章来源】：湘潭大学湖南省
【文章页数】：77 页
【学位级别】：硕士
【部分图文】：
工x射线探测器读出芯片架构示意图
数字驱动电路内部结构如图 2.2 所示，包含时钟模块、复位模块、SPI 从机接口、命令译码模块、逻辑控制模块以及缓冲电路模块。通过向 SPI 从机接口发送相应的指令，将模式信息和参数写入至 X 射线探测器读出芯片中，内部的指令译码模块则将指令转换成相应的控制信息和操作数据。逻辑控制模块则是产生像素阵列工作时的各个控制信号，控制信号的有效时间会根据命令译码模块输出的结果进行相应的调整，以实现探测模式、曝光时间、曝光次数等各种设置功能。缓冲电路的实质是一个反相器网络，主要作用是为相应信号提供一定的驱动能力。本文所设计的 X 射线探测器读出芯片，其时钟、复位和其他的控制信号需要驱动 4096 个像素单元，必须具有很高的带负载能力。时钟模块、复位模块和逻辑控制模块的输出信号显然不可能具备上述要求的驱动能力或者说是带负载能力，为了增强对应信号的带负载能力，缓冲电路应运而生。经过缓冲电路处理后的时钟、复位和控制信号，不仅驱动能力得到了增强，而且能够保证处理后的信号达到各个像素单元的延时基本一致，更加契合时序的要求。关于缓冲电路和布线的相关内容会在 2.2.3 小节中进行详细描述，在此不再作过多说明。
采用内部串行通信，外部并行通信的方案完成数据的读出，该方法吸取了上述两种读出方式各自的优点，并且能够平衡芯片的面积和功耗。其核心思想是将整个像素阵列分为几条独立的链路，每条链路之间相互独立，各个链路的数据并行输出，链路内部的相邻像素之间则采用串行通信的方式[18]。此方法能够减少像素阵列内部的连线，位于同一链路的相邻像素之间仅采用一根信号线进行数据传输，大大减小了每个像素单元的面积，各个链路的数据独立并行的输出，在时钟频率不变的条件下又提高了数据传输的速率，达到了平衡芯片功耗和面积的目的。4096 个像素单元，若分成 16 条链路，每条链路中有 256 个像素单元，因此在 10μs 内只需要读出 3072 比特（256×12）数据，可以计算出最小的时钟频率为 30.72MHz，芯片需要 16 个配置数据输入端口和 16 个数据输出端口。若分为4 条链路，则最小的时钟频率为 122.88MHz，仅仅需要 4 个配置数据输入端口和4 个数据输出端口。若分为 8 条链路，则最小的时钟频率为 61.44MHz，一共需要 8 个配置数据输入端口和 8 个数据输出端口。综合考虑，最终采用将像素阵列分为 8 条链路的方案，整体结构如图 2.3 所示。
本文编号：3510728
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3510728.html
