一种用于无线收发机的11 bit 150 MS/s Sub-range SAR ADC IP
发布时间：2021-11-23 16:09
提出一个用于无线收发机的双通道11bit 150 MS/s逐次逼近型（SAR）模数转换器（ADC）.ADC的两通道都采用Sub-range SAR的结构,电路中使用自举开关采样,提高电路的线性度;采用全动态比较器,以节省功耗;使用基于等效门控环形振荡器的异步高速SAR逻辑,提高ADC的转换速度.此外,在CDAC中采用分裂电容设计以避免使用导通性不良的中间电压连接开关.本设计在Smic 55nm Low-Leakage CMOS工艺下流片.IP总面积是0.3mm2,核的有效面积是0.046mm2.测试结果为:在供电电压和参考电压为1.2V,采样率为150 MS/s的情况下,单通道消耗2.04mA的电流,SNDR为60.9dB,FOM值为17.9fJ/conv.-step.静态特性DNL和INL分别为+0.99/–0.81LSB和+2.21/–1.37LSB.
【文章来源】：微电子学与计算机. 2017,34(05)北大核心CSCD
【文章页数】：6 页
【文章目录】：
1 引言
2 ADC的结构
3 CDAC结构及寄生电容分析
3.1 CDAC结构
3.2 寄生电容的分析
4 门控环振电路(GCRO)
5 比较器
6 测试结果
7 结束语
【参考文献】：
期刊论文
[1]An 8 bit 12 MS/s asynchronous successive approximation register ADC with an on-chip reference[J]. 余萌,吴礼鹏,李福乐,王志华. Journal of Semiconductors. 2013(02)
本文编号：3514230
【文章来源】：微电子学与计算机. 2017,34(05)北大核心CSCD
【文章页数】：6 页
【文章目录】：
1 引言
2 ADC的结构
3 CDAC结构及寄生电容分析
3.1 CDAC结构
3.2 寄生电容的分析
4 门控环振电路(GCRO)
5 比较器
6 测试结果
7 结束语
【参考文献】：
期刊论文
[1]An 8 bit 12 MS/s asynchronous successive approximation register ADC with an on-chip reference[J]. 余萌,吴礼鹏,李福乐,王志华. Journal of Semiconductors. 2013(02)
本文编号：3514230
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3514230.html
