基于FPGA的高分辨率数字脉冲信号发生器的设计与实现

发布时间：2021-11-28 14:21

　　文章以现场可编程门阵列（field-programmable gate array,FPGA）芯片为核心器件,同时使用同步动态随机存储器（synchronous dynamic random access memory,SDRAM）芯片作为存储元件,提出了一种基于FPGA芯片的多通道数字脉冲信号发生器的设计方案,以弥补FPGA内部随机存储器（random access memory,RAM）资源少的缺点。该方案采用直接波形发生方式生成脉冲数据,在向FPGA发送之前对该脉冲数据进行编码以减少通信流量和降低所需的存储空间,且所产生的脉冲信号的最小分辨率达到2 ns。设计集成度高,应用灵活,采用FPGA和SDRAM相结合的方式能极大地降低设计的成本,同时也可以极大地提升系统的存储能力。 

【文章来源】：合肥工业大学学报(自然科学版). 2020,43(02)北大核心

【文章页数】：4 页

【部分图文】：

脉冲信号的测试结果

数字脉冲发生器的系统结构如图1所示,该系统主要由3个部分组成:① 上位机系统,即软件部分,采用python语言[5]编程,主要实现数字脉冲序列的编码以及向FPGA发送指令并接收反馈信息;② FPGA的数字逻辑,主要包括数据传输模块、FIFO[6]缓冲模块、SDRAM控制模块、数据处理模块以及控制模块;③ SDRAM芯片,用来存储上位机发来的脉冲序列数据。1.1 软件设计

编码后的每条脉冲数据为128 bit,其数据格式如图2所示,由图2可以看出该数据结构主要有3个部分:① stop 最高位为标识位,当其为1时,表示这一组脉冲数据传输结束;② count 剩下的中间31位的值为该条脉冲数据运行的次数;③ sequence 低96位为24个通道的脉冲序列,每个通道占4位。之后将这些数据发送到FPGA,同时向FPGA发送控制指令,控制FPGA内部逻辑的运行状态以及设定该脉冲信号的循环指令LOOP。1.2 硬件设计

【参考文献】：
期刊论文
[1]多路高速串口并行传输系统设计[J]. 夏为丙,杨朝明,张志文.  仪表技术与传感器. 2018(02)

硕士论文
[1]基于开关电容阵列ASIC的多通道波形数字化电子学设计[D]. 鲁一鸣.中国科学技术大学 2017
[2]任意波形发生模块数字通道的设计与实现[D]. 郑盛.电子科技大学 2016
[3]基于FPGA的DDR3 SDRAM控制器设计[D]. 董岱岳.山东大学 2015



本文编号：3524583