基于40nm工艺的双通道数模转换器设计
发布时间：2021-12-18 02:12
我国目前正在建设的新一代无线通讯系统（5G）要求更高的数据吞吐量、更快的响应时间以及更低的功耗,而数据转换器作为无线通信系统内的关键部分,也正朝着高性能、低功耗的方向发展。电流舵结构由于能够兼容标准CMOS工艺、支持高采样率,一直在高速高精度数模转换器（DAC）中占据主流位置,不仅如此,它还能通过低压电流模技术获得较低的功耗,所以研究高性能、低功耗的电流舵型DAC具有重要意义。本文基于TSMC 40 nm CMOS工艺设计了一款10位双通道电流舵型DAC,并详细分析了其模型、电路、版图及测试四个方面的内容。本文首先对数模转换器的国内外发展历程与研究意义进行了探讨,阐述了数模转换器的基本工作原理、主要分类以及特性参数,并总结出了电流舵结构的优势。然后,通过分析DAC的分段比例对性能和面积的影响,确定了高6位采用温度计码,低4位采用二进制码的分段结构,并在SIMULINK环境下建立了该DAC理想的行为级模型和相应的误差模型。借助上述模型,分析了电流源的失配误差、有限输出阻抗以及开关管的时钟馈通效应对DAC特性的影响。其次,逐一介绍了电流基准电路、单位电流源电路、开关驱动电路、6-63译码器...
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：109 页
【学位级别】：硕士
【部分图文】：
DAC输出频谱示意图
图3.1 DAC 分段比与性能、面积的关系[17]步确定 DAC 的分段比后，接下来对 6+4、7+3 这两种分段方式进行仔细现最优化。对于 6+4 的分段方式，需要一个 6-63 的译码器把高 6 位转，然后控制 63 个 MSB 电流源，而低 4 位分别控制权重从 20ILSB到 23，所以 DAC 包含共 67 个开关信号通路。而 7+3 式的 DAC，需要一个器把高 7 位转化为温度计码，然后控制 127 个 MSB 电流源，低 3 位分 20ILSB到 22ILSB的电流源，所以 DAC 包含共 130 个开关信号通路。因态特性的前提下，6+4 分段的 DAC 拥有更少的开关信号通路，这意味两侧的通道延迟也会有所降低。不仅如此，6+4 分段结构所需的译码器式更为简单，所消耗的功耗也更少，这对低功耗 DAC 来说更有吸引力。设计的 DAC 采用 6+4 的分段结构以实现最优化设计。理想的分段式电流舵 DAC 的行为级模型
西安电子科技大学硕士学位论文28图3.11 有限输出阻抗的 SIMULINK 模型其中 I 为理想的输出电流，G 为输出电导，C 为输出电容，InP、InN为正、反相的开关信号，Ip、In为正、反电流输出端。文献[23]在有限输出阻抗对 DAC 动态特性的影响方面做了详细的分析，并总结出，对于差分结构的 DAC，其 SFDR 满足以下关系： ( ) ( ) (3-15)上式中
【参考文献】：
期刊论文
[1]A Fully-Integrated Low-Power Analog Front-End for ZigBee Transmitter Applications[J]. SHI Zuochen,YANG Yintang,LI Di,LIU Yang. Chinese Journal of Electronics. 2016(03)
[2]一种可校准的低温漂基准电流源[J]. 汤华莲,庄奕琪,张丽,景鑫,杜永乾. 西安电子科技大学学报. 2013(04)
[3]一种新型CMOS电流模带隙基准源的设计[J]. 孙金中,冯炳军. 固体电子学研究与进展. 2010(04)
[4]一种1.5V 8位100 MS/s电流舵D/A转换器[J]. 朱樟明,杨银堂,刘帘曦. 固体电子学研究与进展. 2006(03)
博士论文
[1]高速高精度电流舵数模转换器关键设计技术的研究与实现[D]. 薛晓博.浙江大学 2014
硕士论文
[1]高速电流舵DAC动态性能的提升研究[D]. 席望.西安电子科技大学 2014
[2]基于CMOS0.13μm工艺的1.2V电流舵型DAC设计[D]. 曹帆.西安电子科技大学 2013
[3]基于FPGA的高精度DAC测试方法研究与实现[D]. 马瑞.西安电子科技大学 2013
本文编号：3541418
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：109 页
【学位级别】：硕士
【部分图文】：
DAC输出频谱示意图
图3.1 DAC 分段比与性能、面积的关系[17]步确定 DAC 的分段比后，接下来对 6+4、7+3 这两种分段方式进行仔细现最优化。对于 6+4 的分段方式，需要一个 6-63 的译码器把高 6 位转，然后控制 63 个 MSB 电流源，而低 4 位分别控制权重从 20ILSB到 23，所以 DAC 包含共 67 个开关信号通路。而 7+3 式的 DAC，需要一个器把高 7 位转化为温度计码，然后控制 127 个 MSB 电流源，低 3 位分 20ILSB到 22ILSB的电流源，所以 DAC 包含共 130 个开关信号通路。因态特性的前提下，6+4 分段的 DAC 拥有更少的开关信号通路，这意味两侧的通道延迟也会有所降低。不仅如此，6+4 分段结构所需的译码器式更为简单，所消耗的功耗也更少，这对低功耗 DAC 来说更有吸引力。设计的 DAC 采用 6+4 的分段结构以实现最优化设计。理想的分段式电流舵 DAC 的行为级模型
西安电子科技大学硕士学位论文28图3.11 有限输出阻抗的 SIMULINK 模型其中 I 为理想的输出电流，G 为输出电导，C 为输出电容，InP、InN为正、反相的开关信号，Ip、In为正、反电流输出端。文献[23]在有限输出阻抗对 DAC 动态特性的影响方面做了详细的分析，并总结出，对于差分结构的 DAC，其 SFDR 满足以下关系： ( ) ( ) (3-15)上式中
【参考文献】：
期刊论文
[1]A Fully-Integrated Low-Power Analog Front-End for ZigBee Transmitter Applications[J]. SHI Zuochen,YANG Yintang,LI Di,LIU Yang. Chinese Journal of Electronics. 2016(03)
[2]一种可校准的低温漂基准电流源[J]. 汤华莲,庄奕琪,张丽,景鑫,杜永乾. 西安电子科技大学学报. 2013(04)
[3]一种新型CMOS电流模带隙基准源的设计[J]. 孙金中,冯炳军. 固体电子学研究与进展. 2010(04)
[4]一种1.5V 8位100 MS/s电流舵D/A转换器[J]. 朱樟明,杨银堂,刘帘曦. 固体电子学研究与进展. 2006(03)
博士论文
[1]高速高精度电流舵数模转换器关键设计技术的研究与实现[D]. 薛晓博.浙江大学 2014
硕士论文
[1]高速电流舵DAC动态性能的提升研究[D]. 席望.西安电子科技大学 2014
[2]基于CMOS0.13μm工艺的1.2V电流舵型DAC设计[D]. 曹帆.西安电子科技大学 2013
[3]基于FPGA的高精度DAC测试方法研究与实现[D]. 马瑞.西安电子科技大学 2013
本文编号：3541418
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3541418.html
