12Bit 200Msps流水线型模数转换器关键技术研究

发布时间：2022-02-15 11:32

　　随着数字处理技术的蓬勃发展,基于数字信号处理的系统对模数转换器（ADC）提出了越来越高的性能要求,尤其在宽带通讯领域,更加需要ADC有较高的转换速率。流水线ADC兼顾精度、速度和功耗等方面性能的折衷,因而在无线通信、雷达等系统中其往往成为首选的结构。本文基于SMIC 0.13um工艺完成了12Bit 200Msps流水线ADC中关键电路的设计。论文首先对流水线ADC中存在的非理想效应进行分析,并在此基础上对ADC进行了Simulink建模与仿真,根据仿真结果验证并确定了包括运算放大器增益和带宽、电容取值等关键电路分解指标。然后对流水线ADC中关键电路模块如首级流水线的比较器和余差增益放大器、带隙基准源与栅压自举开关等进行了电路设计;本论文采用了SHA-less结构以实现功耗的优化,同时首级流水线结构中采用了输入信号减半技术,一方面可以增大系统输入信号的摆幅以实现高性能的信噪比指标,另一方面利用较小的参考信号以降低系统功耗;流水线结构中设计的比较器采用预放大锁存比较器,预放大级在轨到轨输出前对输入信号进行放大,有效减小失调并提升比较器的速度,同时采用中和技术减小回踢噪声的影响。利用Spe... 

【文章来源】：天津大学天津市211工程院校985工程院校教育部直属院校

【文章页数】：80 页

【学位级别】：硕士

【部分图文】：

等效输入噪声求和图

5位每级Sub-ADC行为级建模模型

图 3-7 2.5 位每级 Sub-ADC 行为级建模仿真波形 MDAC 误差模型分析及行为级建模2.5 位每级流水线 MDAC 中余差增益放大器（MDAC）主要将输入信

【参考文献】：
期刊论文
[1]低功耗时间交织12位500MS/s电荷域ADC[J]. 陈珍海,魏敬和,苏小波,邹家轩,张鸿,于宗光.  西安电子科技大学学报. 2017(06)
[2]A 1.2-V 19.2-mW 10-bit 30-MS/s pipelined ADC in 0.13-μm CMOS[J]. 张章,袁宇丹,郭亚炜,程旭,曾晓洋.  半导体学报. 2010(09)

硕士论文
[1]14位200MHz流水线ADC关键模块设计[D]. 付凯.复旦大学 2014
[2]12位高速流水线ADC的研究及其关键电路设计[D]. 张明文.合肥工业大学 2013
[3]一种高速流水线型模数转换器的设计与实现[D]. 许洁皓.上海交通大学 2008



本文编号：3626555