基于三阶锁相环频率合成技术的时钟源设计
发布时间：2022-02-15 12:23
随着现代测试技术、数字通信技术的飞速发展,各种新型的电子设备和通信系统对频率合成技术提出了越来越高的要求。在雷达、电子对抗、导航、航空航天、深空探测、无线通信等领域中,需要输入高速、高精度、低抖动、低频偏的时钟信号,完成对信号的发送、接收以及数据的存储,并结合其他测试设备来验证信号处理过程的正确性以及技术指标的满足程度。时钟源正是驱动这一任务完成的重要通用性测试设备。因此,研究并设计一种频率可调的、高精度、高可靠性、高稳定性的时钟源具有重要意义。本文主要研究并设计了一种基于三阶锁相环频率合成技术的时钟源,以锁相环技术为基础提出了系统的总体设计方案。首先对锁相环的原理及其各个组成部分进行了描述,并提出了时钟源设计的技术指标。然后对指标要求中的高频率分辨率与低相位噪声进行了分析,并提出相应的解决途径。其次根据指标要求进行了硬件电路设计,包括两级小数分频锁相环、锁相环滤波器、同步分频器、USB接口电路和输出接口等。最后,对设计的时钟源系统进行了输出频率与相位噪声测试,通过对测试结果的分析与对比,验证了系统的正确性与可行性且达到了设计的技术指标要求。
【文章来源】：中北大学山西省
【文章页数】：73 页
【学位级别】：硕士
【部分图文】：
SPG8000A主控同步/主控时钟参考信号发生器
每个型号都配有一个支持 10MHz 信号的输入接口，允许连入到铷时钟或 GPS 时以获得更高的精度。在设计中结合了高性能视频时钟发生器和带离散滤波器的 PLL锁相环）电路，使得可以向视频输出提供稳定的时钟信号，提高系统稳定性[24]。（a）CG-1000 时钟发生器/视频同步器（b）CG-1800 时钟发生器/视频同步器
图 1.3 CG635 时钟发生器 所示，CG635 前面板提供三个输出驱动器，通过标准 BNC 电缆到用户应用，有多个时钟输出，提供具有标准 10MHz、恒温晶选时基，可产生 1μHz 和 2.05 GHz 超宽带稳定时钟信号，时钟频分辨率和 16 位十进制有效数字。输出低杂散和第相位噪声的时钟，622.08MHz 载波的相位噪声小于-80dBc/Hz，杂散响应优于-7器不适合于高频相乘，仪器设计中使用由窄带 PLL 锁相到 DDS 参VCXO），以同时实现高频分辨率和低杂散分量。仪器通过使用 占空因数，DDS 的最低有效位通过频移键控将分辨率扩展到 64辨率。同时还采用双模合成技术，抑制了相位噪声。仪器配置了PECL、ECL、LVDS 及 RS485 输出接口模式，使得仪器更加通用232、GPIB 标准接口对仪器进行远程控制。CG635 的标准时基为精度，可选择恒温晶体振荡器或者铷钟频率标准，以提高频率稳
【参考文献】：
期刊论文
[1]低相噪超多频段VCO宽带锁相环的研究[J]. 薛鹏,郑欢,孙恒青,向冰. 微波学报. 2016(05)
[2]新型锁相环技术及仿真分析[J]. 郭子雷,张海燕,徐强,秦臻. 电测与仪表. 2015(09)
[3]一种高频多相时钟发生电路的设计[J]. 汤洁,李儒章,李思颖,胡蓉彬,丁大胜. 微电子学. 2013(01)
[4]基于YIG振荡器的宽带频率综合器设计[J]. 刘欣,井科学,欧阳萍. 无线电工程. 2012(02)
[5]快速锁定的低功耗电荷泵锁相环[J]. 魏建军. 华南理工大学学报(自然科学版). 2009(09)
[6]锁相环相位噪声的研究与仿真[J]. 杨沛,张磊,王平连,李绪志. 电子测量技术. 2009(04)
[7]锁相环路的相位噪声分析[J]. 陈刚. 科技信息. 2009(03)
[8]一种带锁相环的多模式时钟发生电路设计[J]. 宋爽,赵梦恋,陈海,吴晓波,严晓浪. 固体电子学研究与进展. 2008(04)
[9]低相位噪声CMOS环形压控振荡器的研究与设计[J]. 陈永洁,刘忠,危长明,王守军. 微电子学. 2008(06)
[10]一种新颖的高精度多相时钟发生电路设计[J]. 李浩亮,张防震. 商丘职业技术学院学报. 2008(05)
硕士论文
[1]基于小数N分频的电荷泵锁相环研究与设计[D]. 林鑫.深圳大学 2017
[2]基于CMOS工艺的低噪声锁相环的研究与设计[D]. 王宇涛.中国科学技术大学 2017
[3]2.45GHz锁相式频率合成器的设计与实现[D]. 唐宇刚.中国科学技术大学 2017
[4]高精度多相时钟发生器研究与设计[D]. 程代州.电子科技大学 2017
[5]基于CMOS工艺的低杂散低抖动锁相环的研究与设计[D]. 罗林.中国科学技术大学 2016
[6]射频锁相环中鉴频鉴相器和电荷泵的设计[D]. 聂礼通.东南大学 2016
[7]三阶全数字锁相环技术研究与FPGA设计[D]. 曹丽芳.西安电子科技大学 2015
[8]基于FPGA的新型全数字锁相环的设计与实现[D]. 王华军.电子科技大学 2015
[9]低功耗双模小数分频锁相环的研究与设计[D]. 仲冬冬.浙江大学 2015
[10]小数分频锁相环的设计[D]. 王子珺.北京理工大学 2014
本文编号：3626627
【文章来源】：中北大学山西省
【文章页数】：73 页
【学位级别】：硕士
【部分图文】：
SPG8000A主控同步/主控时钟参考信号发生器
每个型号都配有一个支持 10MHz 信号的输入接口，允许连入到铷时钟或 GPS 时以获得更高的精度。在设计中结合了高性能视频时钟发生器和带离散滤波器的 PLL锁相环）电路，使得可以向视频输出提供稳定的时钟信号，提高系统稳定性[24]。（a）CG-1000 时钟发生器/视频同步器（b）CG-1800 时钟发生器/视频同步器
图 1.3 CG635 时钟发生器 所示，CG635 前面板提供三个输出驱动器，通过标准 BNC 电缆到用户应用，有多个时钟输出，提供具有标准 10MHz、恒温晶选时基，可产生 1μHz 和 2.05 GHz 超宽带稳定时钟信号，时钟频分辨率和 16 位十进制有效数字。输出低杂散和第相位噪声的时钟，622.08MHz 载波的相位噪声小于-80dBc/Hz，杂散响应优于-7器不适合于高频相乘，仪器设计中使用由窄带 PLL 锁相到 DDS 参VCXO），以同时实现高频分辨率和低杂散分量。仪器通过使用 占空因数，DDS 的最低有效位通过频移键控将分辨率扩展到 64辨率。同时还采用双模合成技术，抑制了相位噪声。仪器配置了PECL、ECL、LVDS 及 RS485 输出接口模式，使得仪器更加通用232、GPIB 标准接口对仪器进行远程控制。CG635 的标准时基为精度，可选择恒温晶体振荡器或者铷钟频率标准，以提高频率稳
【参考文献】：
期刊论文
[1]低相噪超多频段VCO宽带锁相环的研究[J]. 薛鹏,郑欢,孙恒青,向冰. 微波学报. 2016(05)
[2]新型锁相环技术及仿真分析[J]. 郭子雷,张海燕,徐强,秦臻. 电测与仪表. 2015(09)
[3]一种高频多相时钟发生电路的设计[J]. 汤洁,李儒章,李思颖,胡蓉彬,丁大胜. 微电子学. 2013(01)
[4]基于YIG振荡器的宽带频率综合器设计[J]. 刘欣,井科学,欧阳萍. 无线电工程. 2012(02)
[5]快速锁定的低功耗电荷泵锁相环[J]. 魏建军. 华南理工大学学报(自然科学版). 2009(09)
[6]锁相环相位噪声的研究与仿真[J]. 杨沛,张磊,王平连,李绪志. 电子测量技术. 2009(04)
[7]锁相环路的相位噪声分析[J]. 陈刚. 科技信息. 2009(03)
[8]一种带锁相环的多模式时钟发生电路设计[J]. 宋爽,赵梦恋,陈海,吴晓波,严晓浪. 固体电子学研究与进展. 2008(04)
[9]低相位噪声CMOS环形压控振荡器的研究与设计[J]. 陈永洁,刘忠,危长明,王守军. 微电子学. 2008(06)
[10]一种新颖的高精度多相时钟发生电路设计[J]. 李浩亮,张防震. 商丘职业技术学院学报. 2008(05)
硕士论文
[1]基于小数N分频的电荷泵锁相环研究与设计[D]. 林鑫.深圳大学 2017
[2]基于CMOS工艺的低噪声锁相环的研究与设计[D]. 王宇涛.中国科学技术大学 2017
[3]2.45GHz锁相式频率合成器的设计与实现[D]. 唐宇刚.中国科学技术大学 2017
[4]高精度多相时钟发生器研究与设计[D]. 程代州.电子科技大学 2017
[5]基于CMOS工艺的低杂散低抖动锁相环的研究与设计[D]. 罗林.中国科学技术大学 2016
[6]射频锁相环中鉴频鉴相器和电荷泵的设计[D]. 聂礼通.东南大学 2016
[7]三阶全数字锁相环技术研究与FPGA设计[D]. 曹丽芳.西安电子科技大学 2015
[8]基于FPGA的新型全数字锁相环的设计与实现[D]. 王华军.电子科技大学 2015
[9]低功耗双模小数分频锁相环的研究与设计[D]. 仲冬冬.浙江大学 2015
[10]小数分频锁相环的设计[D]. 王子珺.北京理工大学 2014
本文编号：3626627
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3626627.html
