基于IIC总线的EEPROM的设计与验证
发布时间：2022-02-21 03:32
进入21世纪以来,随着微电子技术的快速发展和消费者生活水平的日益提升,便携式消费电子产品出现在人们生活的方方面面,半导体存储器件作为关键性部件保障着它们的正常运行。串行EEPROM以其接口少,结构简单,保存可靠,功耗较低而且价格低廉等优点,在该领域扮演着重要的角色。IIC（Inter-Integrated Circuit,集成电路总线）总线结构简单,仅由时钟线和数据线便可实现挂载在总线上各器件之间的数据传输,而且能够很好的避免传统器件之间片选方式寻址的缺点,同时具有价格低廉,可靠性较高等优点。基于以上这些特点,基于IIC总线的串行EEPROM在智能电子锁,IC卡等便携式消费电子产品中被广泛使用。因此本论文对串行EEPROM的设计和验证工作都有更加实际的应用和研究价值。本文的工作主要包括串行EEPROM的设计和基于UVM平台的验证两部分。论文的设计部分是根据Atmel公司的数据手册《AT24HC02C》中对串行EEPROM的时序特点和读写功能的介绍,参考串行EEPROM控制电路的框图,对芯片顶层结构进行了划分,其中CORE层是本次设计研究的重点,它是芯片主要功能的集合,包括外围控制逻辑电...
【文章来源】：西安电子科技大学陕西省211工程院校教育部直属院校
【文章页数】：80 页
【学位级别】：硕士
【部分图文】：
鸽缓目居桔当俞格式
数据传输格式IIC 总线进行数据传输时，每传输一个字节的数据后，都要有一个应答信号，与应答信号相对应的时钟信号是由主机产生的，此时发送器要在这个时钟信号对应的数据位上释放掉数据线，即使对应的数据位为高电平，以便接收器在该位上送出应答信号，如果输出的是高电平则为非应答信号（noack）。应答信号的响应如下图 2.5 所示，由图可知，应答信号对应的是时钟信号的第 9 个时钟位，当输出信号为低代表应答信号（ack），为高则代表是非应答信号（no ack）。
EEPROM 进行读操作。当数据读出结束后，需要主机产生一个停止信号来结束当前数据的传输，此时需要从器件释放对数据线的占用，以允许主机可以使用总线来产生这个信号，而这个信号的产生是由主机对从器件的“非应答”来实现的。IIC 数据总线上的数据区别于通常对数据的定义，数据线传输的不仅包括要进行传输的数据信息，还包括与传输数据有关的地址信息，是一种广义的定义。IIC 总线进行数据传输时，首先要发送起始信号，然后紧接着发送器件的地址信息，用来主机对从器件的寻址。紧跟着发送一个读写控制位(R / W），如果这一位为高，表示读操作，为低，表示写操作。在这个地址被传输出去的时候，挂接在总线上的从器件都会将这 7 位地址与自己的地址进行匹配，如果匹配成功，然后根据读写控制位信号，来判断在此次数据传输中自己所扮演的角色，是从器件还是主器件。当数据的传输结束，主机应负责产生一个停止信号来结束当前数据的传输。在当前数据传输结束后，如果主机仍然要使用总线对其他从器件进行通信，那么主机可以不用产生停止信号，只要再次产生一个起始信号，在该信号后发送器件地址来对其他从器件寻址即可。
【参考文献】：
期刊论文
[1]基于UVM的I2S验证IP设计[J]. 倪伟,袁琳,王笑天. 合肥工业大学学报(自然科学版). 2018(01)
[2]基于UVM实现SD存储控制器的功能验证[J]. 牛玉坤,孟令琴. 工业控制计算机. 2017(08)
[3]一种带ECC的大容量EEPROM设计[J]. 宋金星. 集成电路应用. 2017(05)
[4]基于UVM的验证平台设计研究[J]. 王国军,景为平. 微电子学与计算机. 2016(07)
[5]基于UVM验证方法学的纵向可重用研究[J]. 熊涛,蒋见花. 微电子学与计算机. 2016(04)
[6]一种基于UVM的模块级可重用随机化验证平台构建方法[J]. 谈笑,王小力. 微电子学与计算机. 2015(03)
[7]I2C总线接口逻辑分析[J]. 阮园,李静. 电子与封装. 2008(08)
[8]嵌入式串行EEPROM研究[J]. 李和太,蒋晶鑫,陆虹. 微处理机. 2007(01)
[9]基于并口的I2C总线模拟软件包开发及应用[J]. 刘智,杨精一,李艳红,郝志航. 计算机测量与控制. 2003(04)
硕士论文
[1]基于UVM技术的I2S验证IP的研究[D]. 袁琳.合肥工业大学 2017
[2]基于UVM的EMMC控制器模块验证[D]. 刘丽丽.杭州电子科技大学 2017
[3]基于eMMC的硬件电路设计及模型验证[D]. 方博.杭州电子科技大学 2017
[4]非挥发性存储器磨损均衡文件系统的设计与研究[D]. 安栋.华南理工大学 2016
[5]基于UVM对IP核UART的验证研究与实现[D]. 张浩.西安电子科技大学 2016
[6]通信基带芯片模块级验证平台的研究[D]. 尹莎.西安电子科技大学 2016
[7]基于UVM的UART验证环境开发[D]. 夏晓芸.西安电子科技大学 2016
[8]个人化系统IC读写器驱动设计及应用[D]. 郑鸿飞.华南理工大学 2013
[9]高性能JPEG编码器设计及OVM软硬件协同验证[D]. 王勇.电子科技大学 2013
[10]RTL层次之系统互连线及系统电路的软件自动化验证方法研究[D]. 陈永光.电子科技大学 2012
本文编号：3636414
【文章来源】：西安电子科技大学陕西省211工程院校教育部直属院校
【文章页数】：80 页
【学位级别】：硕士
【部分图文】：
鸽缓目居桔当俞格式
数据传输格式IIC 总线进行数据传输时，每传输一个字节的数据后，都要有一个应答信号，与应答信号相对应的时钟信号是由主机产生的，此时发送器要在这个时钟信号对应的数据位上释放掉数据线，即使对应的数据位为高电平，以便接收器在该位上送出应答信号，如果输出的是高电平则为非应答信号（noack）。应答信号的响应如下图 2.5 所示，由图可知，应答信号对应的是时钟信号的第 9 个时钟位，当输出信号为低代表应答信号（ack），为高则代表是非应答信号（no ack）。
EEPROM 进行读操作。当数据读出结束后，需要主机产生一个停止信号来结束当前数据的传输，此时需要从器件释放对数据线的占用，以允许主机可以使用总线来产生这个信号，而这个信号的产生是由主机对从器件的“非应答”来实现的。IIC 数据总线上的数据区别于通常对数据的定义，数据线传输的不仅包括要进行传输的数据信息，还包括与传输数据有关的地址信息，是一种广义的定义。IIC 总线进行数据传输时，首先要发送起始信号，然后紧接着发送器件的地址信息，用来主机对从器件的寻址。紧跟着发送一个读写控制位(R / W），如果这一位为高，表示读操作，为低，表示写操作。在这个地址被传输出去的时候，挂接在总线上的从器件都会将这 7 位地址与自己的地址进行匹配，如果匹配成功，然后根据读写控制位信号，来判断在此次数据传输中自己所扮演的角色，是从器件还是主器件。当数据的传输结束，主机应负责产生一个停止信号来结束当前数据的传输。在当前数据传输结束后，如果主机仍然要使用总线对其他从器件进行通信，那么主机可以不用产生停止信号，只要再次产生一个起始信号，在该信号后发送器件地址来对其他从器件寻址即可。
【参考文献】：
期刊论文
[1]基于UVM的I2S验证IP设计[J]. 倪伟,袁琳,王笑天. 合肥工业大学学报(自然科学版). 2018(01)
[2]基于UVM实现SD存储控制器的功能验证[J]. 牛玉坤,孟令琴. 工业控制计算机. 2017(08)
[3]一种带ECC的大容量EEPROM设计[J]. 宋金星. 集成电路应用. 2017(05)
[4]基于UVM的验证平台设计研究[J]. 王国军,景为平. 微电子学与计算机. 2016(07)
[5]基于UVM验证方法学的纵向可重用研究[J]. 熊涛,蒋见花. 微电子学与计算机. 2016(04)
[6]一种基于UVM的模块级可重用随机化验证平台构建方法[J]. 谈笑,王小力. 微电子学与计算机. 2015(03)
[7]I2C总线接口逻辑分析[J]. 阮园,李静. 电子与封装. 2008(08)
[8]嵌入式串行EEPROM研究[J]. 李和太,蒋晶鑫,陆虹. 微处理机. 2007(01)
[9]基于并口的I2C总线模拟软件包开发及应用[J]. 刘智,杨精一,李艳红,郝志航. 计算机测量与控制. 2003(04)
硕士论文
[1]基于UVM技术的I2S验证IP的研究[D]. 袁琳.合肥工业大学 2017
[2]基于UVM的EMMC控制器模块验证[D]. 刘丽丽.杭州电子科技大学 2017
[3]基于eMMC的硬件电路设计及模型验证[D]. 方博.杭州电子科技大学 2017
[4]非挥发性存储器磨损均衡文件系统的设计与研究[D]. 安栋.华南理工大学 2016
[5]基于UVM对IP核UART的验证研究与实现[D]. 张浩.西安电子科技大学 2016
[6]通信基带芯片模块级验证平台的研究[D]. 尹莎.西安电子科技大学 2016
[7]基于UVM的UART验证环境开发[D]. 夏晓芸.西安电子科技大学 2016
[8]个人化系统IC读写器驱动设计及应用[D]. 郑鸿飞.华南理工大学 2013
[9]高性能JPEG编码器设计及OVM软硬件协同验证[D]. 王勇.电子科技大学 2013
[10]RTL层次之系统互连线及系统电路的软件自动化验证方法研究[D]. 陈永光.电子科技大学 2012
本文编号：3636414
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3636414.html
