一种8位32MS/s的流水线型模数转换器设计

发布时间：2022-08-11 14:24

　　基于电子不停车收费系统（ETC）接收机的要求,在TSMC018μm工艺下设计并实现一种8bit 32 MS/s流水线型模数转换器。通过详细理论分析确定设计参数和电路模型,通过运放共享以及带有增益自举的套筒式运算放大器和开关电容共模反馈电路降低电路的静态功耗,通过动态比较器以及静态锁存结构降低电路的动态功耗,使得功耗降低为原来的一半。测试结果显示ADC输入摆幅-0.4~0.4V下,功耗5.017mA,非使能状态下功耗0.567μA,信噪比（SNR）49.21dB,有效位（ENOB）7.77bit,无杂散噪声（SFDR）65.41dB,面积580μm×450μm。 

【文章页数】：5 页

【参考文献】：
期刊论文
[1]14-bit 100 MS/s 121 mW pipelined ADC[J]. 陈勇臻,陈迟晓,冯泽民,叶凡,任俊彦.  Journal of Semiconductors. 2015(06)
[2]一种0.18μm数字工艺的12bit 100MS/s流水线型ADC设计[J]. 栗成智,瞿小峰,隋文泉.  固体电子学研究与进展. 2010(04)
[3]10bit 20MS/s流水线模数转换器设计[J]. 卫宝跃,周玉梅,范军,胡晓宇,陈利杰.  固体电子学研究与进展. 2010(01)
[4]一个低电压低功耗10位30MS/s流水线A/D转换器[J]. 谢磊,李建,曾晓洋,郭亚炜.  固体电子学研究与进展. 2009(02)



本文编号：3674827