2.5GS/s高速DAC陶瓷封装协同设计

发布时间：2022-11-08 20:12

　　随着超大规模集成电路向着高密度、高频方向发展,保证高速信号的可靠传输成为封装电学设计中的关键。完成了一款转换速率为2.5 GS/s的14 bit DAC陶瓷外壳封装设计,利用芯片、封装和PCB的协同设计,保证了关键差分信号路径在2.5 GHz以内插入损耗始终大于-0.8 d B,满足了高速信号的传输要求;并结合系统为中心的协同设计和仿真,对从芯片bump到PCB的整个传输路径进行了仿真和优化,有效降低了信号的传输损耗和供电系统的电源地阻抗。 

【文章页数】：4 页

【文章目录】：
0 引言
1 设计实现
    1.1 设计分析
    1.2 结构设计
    1.3 阻抗匹配及层叠设计
2 测试分析与验证优化
    2.1 封装电性能分析
        2.1.1 阻抗匹配验证
        2.1.2 传输损耗分析
        2.1.3 电源性能分析
    2.2 芯片、封装、PCB的协同设计与优化
3 结论


【参考文献】：
期刊论文
[1]封装中电源地阻抗测试方法研究[J]. 菅端端,张越.  中国集成电路. 2019(Z1)



本文编号：3704485