基于FPGA的相控阵探测器高速信号处理电路

发布时间：2023-03-28 18:19

　　为了降低相控阵探测器结构的复杂度,基于现场可编程门阵列FPGA设计了五通道高速信号处理电路。采用坐标旋转数字计算机CORDIC和多相分解滤波器设计了数字下变频器,降低每个数据流的处理负担。在波达方向DOA模块中,引入改良的收缩阵列方法,实现了对数据的并行处理,缩短了空间谱的搜索时间。利用嵌入式乘法器和加法器实现了波束形成网络BFN的可编程设计,使响应速度达到了毫秒级。实验结果表明:设计的电路总延迟仅为1.242 ms,能将原始信号放大到近13 dB,方向角测量误差小于1°,实现了对无线电基带信号的高速处理。

【文章页数】：6 页

【文章目录】：
1 相控阵探测器高速信号处理电路
    1.1 DDC模块设计
    1.2 DOA模块设计
    1.3 波束形成网络设计
    1.4 串行快速I/O模块设计
2 实验结果与分析
3 结束语



本文编号：3773034