多约束下寻找关键门的门替换技术缓解NBTI效应

发布时间：2023-04-21 04:09

　　随着器件尺寸的不断减小,威胁数字电路可靠性的一个重要因素是负偏置温度不稳定性(negative bias temperature instability)。当栅极氧化层的电场强度逐渐升高,NBTI效应导致PMOS晶体管的阈值电压不断的增加,其中电路会出现严重的问题,比如晶体管的阈值电压漂移,路径时延增加,最终使得电路出现时序紊乱,导致芯片无法正常工作。电路的老化成为了一项重要失效机制,所以对数字逻辑电路中NBTI效应的影响研究迫在眉睫。本文主要针对NBTI效应对超大规模集成电路的影响而展开的研究,研究如何减轻NBTI效应对电路造成的老化延迟问题,并提出相应的解决方案。基于传统的NBTI的静态时序分析框架,先是介绍了多约束下识别关键门的门替换流程框架,接着详细介绍了多约束情况下:路径约束下如何计算关键门的影响因数、时延约束下如何计算关键门影响因数和考虑扇入门是非门类型的可防护性约束下计算关键门的影响因数,关键门的影响因数越大,就是意味着,防护该门对电路影响越大,通过三种约束下的交集得到精准的关键门的集合,最后对关键门进行门替换来进行防护。通过实验来证明本文提出的多约束方法的正确性和有效性...

【文章页数】：56 页

【学位级别】：硕士

【文章目录】：
致谢
摘要
abstract
第一章 绪论
    1.1 课题的研究背景及意义
    1.2 国内外研究现状
        1.2.1 国外研究现状
        1.2.2 国内研究现状
    1.3 论文的主要工作和组织结构
        1.3.1 课题来源
        1.3.2 本文的研究内容
    1.4 论文的组织结构
第二章 研究工作基础
    2.1 NBTI效应与建模
        2.1.1 NBTI效应退化的物理机制
        2.1.2 NBTI效应的模型
    2.2 EDA仿真工具的介绍
        2.2.1 DesignCompiler工具
        2.2.2 Hspice工具
        2.2.3 基于NBTI效应的静态时序分析(STA)工具
    2.3 基于门替换方法的NBTI效应防护技术
    2.4 本章小结
第三章 多约束下定位关键门的门替换方法抗电路老化
    3.1 多约束下定位关键门的流程
    3.2 本文提出的多约束下关键门的识别方法
        3.2.1 第一约束路径计算关键门的影响因数
        3.2.2 第二约束时延计算关键门的影响因数
        3.2.3 第三约束考虑扇入门类型的关键门的可防护性计算影响因数
    3.3 门替换的具体算法
    3.4 实验结果以及分析
        3.4.1 实验环境以及参数的设置
        3.4.2 实验结果及原因的分析
    3.5 本章小结
第四章 进一步精简需要替换门集合的方法的改进
    4.1 相关工作
    4.2 进一步精简需要替换门集合的方法
    4.3 实验结果及其分析
        4.3.1 实验环境以及参数的设置
        4.3.2 结果分析
    4.4 本章小结
第五章 结语
    5.1 工作总结
    5.2 未来展望
参考文献
攻读硕士学位期间的学术活动及成果情况



本文编号：3795808