VLSI物理设计中的约束传播性研究

发布时间：2023-04-23 06:28

　　随着复杂的半导体技术的快速发展,电路集成度不断提高,芯片内晶体管的数目日益增多。在超大规模集成电路(VLSI)设计中,一片芯片上能够集成多达十几亿甚至几十亿个晶体管,因此集成电路的设计也越来越困难。物理设计是与产品直接相关的一个设计过程,在VLSI设计中有着重要的作用,分为电路划分、布图规划、布局及布线等阶段。物理设计的好坏,直接影响着设计周期长短,成本高低以及质量高低。本文首先介绍了电路划分的数学模型以及KL算法、FM算法、hMetis算法,布图规划/布局的数学模型以及模拟退火算法和遗传算法,布线的数学模型以及串行布线和拆线重布算法,然后介绍了约束的表示方法以及方向约束、边界约束和邻接约束的定义。本文是对约束的传播方法进行研究,提出VLSI物理设计中约束的传播性研究。首先通过MD5算法将数字签名转化为电路约束。然后将得到的约束通过约束嵌入算法添加到电路文件中,分析约束在不同阶段对线长的影响。其次使用约束提取算法对布线后的电路文件进行约束提取,并与原始约束进行比较,分析约束能够在物理设计过程中传播的概率。最后对电路进行优化,并对优化后的电路的线长和约束的改变率进行分析。通过约束对VLS...

【文章页数】：61 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第1章 绪论
    1.1 研究背景及意义
    1.2 国内外研究现状
        1.2.1 超大规模集成电路设计的新趋势
        1.2.2 物理设计国内外研究现状
        1.2.3 约束嵌入国内外研究现状
        1.2.4 电路约束传播国内外研究现状
    1.3 研究内容与工作安排
第2章 VLSI物理设计层次化设计方法
    2.1 电路系统的划分
        2.1.1 问题描述
        2.1.2 Kernighan‐Lin（KL）算法
        2.1.3 Fiduccia‐Mattheyses（FM）划分算法
        2.1.4 hMetis算法
    2.3 超大规模集成电路布图规划/布局
        2.3.1 问题描述
        2.3.2 模拟退火算法
        2.3.3 遗传算法
    2.4 超大规模集成电路布线
        2.4.1 布线问题
        2.4.2 串行布线和拆线重布算法
    2.5 本章小结
第3章 VLSI物理设计中有约束的布局
    3.1 约束的表示方法
        3.1.1 序列对
        3.1.2 角模块序列表示法
        3.1.3 B*‐Tree
    3.2 VLSI物理设计中的约束
        3.2.1 方向约束
        3.2.2 边界约束
        3.2.3 邻接约束
    3.3 本章小结
第4章 VLSI物理设计中约束传播性研究
    4.1 MD5算法
        4.1.1 MD5算法简介
        4.1.2 MD5算法基本原理
    4.2 约束嵌入算法
    4.3 约束对VLSI物理设计的影响
    4.4 约束提取算法
    4.5 本章小结
第5章 实验结果及分析
    5.1 实验环境与目的
    5.2 IBM‐HB+ Benchmark Suites
    5.3 物理设计使用工具
    5.4 实验结果
    5.5 本章小结
第6章 总结与展望
参考文献
攻读硕士学位期间发表的学术论文及科研工作
致谢



本文编号：3799283