65nm CMOS工艺22Gb/s VCSEL驱动器电路设计

发布时间：2023-05-19 23:43

　　进入2l世纪以来,信息量的爆炸式增长对通信系统的传输速率提出了更高的要求。在短距离互连方面,目前有两种技术,分别是电互连和光互连。其中,新兴的光互连技术因其以光波为信息载体,相比于传统的电互连,在高速互连上拥有极大的天然优势。而垂直腔面发射激光器(Vertical Cavity Surface Emitting Laser, VCSEL)的发展成熟进一步为光互连取代电互连扫除了价格上的障碍。本文所研究设计的VCSEL驱动器电路位于光互连通信系统发射机的末端,是发射机的核心模块。电路基于TSMC的65nm GP CMOS工艺设计,采用电流驱动方案,使用预加重波形补偿技术提升眼图质量,整体由50Ω输入级、限幅放大器、压控延时线以及驱动级构成。输入级完成阻抗匹配和直流电平加载；限幅放大器将输入信号放大整形为主驱动信号；压控延时线产生主驱动信号的延时信号：驱动级最终实现预加重波形补偿并将补偿后的电流输出。为了实现较高精度的调制、偏置电流数控,驱动级被设计为相同结构、尺寸比l：2：4：8：16的5份,每份由对应的数控位控制开启。电路的高速信号通路全部采用电流模逻辑结构以提高工作速度。最终电路的芯...

【文章页数】：67 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第1章 绪论
    1.1 课题背景和意义
        1.1.1 光互连技术简介
        1.1.2 VCSEL对光互连的重要意义
        1.1.3 国内外发展现状及发展动态
    1.2 课题主要研究内容
    1.3 论文的组织结构
    1.4 本章小结
第2章 VCSEL驱动器基本理论
    2.1 光纤数字通信系统的结构
    2.2 光源
        2.2.1 激光二极管
        2.2.2 垂直腔面发射激光器
    2.3 VCSEL驱动器设计需考虑的主要因素
        2.3.1 眼图
        2.3.2 带宽
        2.3.3 输出电流摆幅
        2.3.4 抖动
        2.3.5 功耗
    2.4 本章小结
第3章 VCSEL驱动器电路设计指标和整体方案
    3.1 设计指标
    3.2 工艺特点
        3.2.1 CMOS器件限制带宽的因素
        3.2.2 65nm CMOS工艺设计难点
        3.2.3 工艺中的重要无源器件
    3.3 整体设计方案
        3.3.1 电流驱动
        3.3.2 驱动器与光源的连接和VCSEL负载模型
        3.3.3 键合线的影响
        3.3.4 预加重波形补偿技术提升眼图质量
        3.3.5 负载特性变化对预加重波形补偿技术的影响
    3.4 本章小结
第4章 VCSEL电流驱动器电路设计
    4.1 电路整体结构
    4.2 驱动级
        4.2.1 驱动级整体结构
        4.2.2 驱动级单元电路
        4.2.3 电源的考虑
        4.2.4 防止预加重时调制电流减小
        4.2.5 带“与”逻辑的电压开关
        4.2.6 驱动级输入电容的确定
    4.3 数字信号的缓冲和限幅放大器
        4.3.1 整形原理
        4.3.2 单元电路
        4.3.3 缓冲和限幅放大器整体电路
        4.3.4 限幅放大器和缓冲电路功能前仿真
    4.4 压控延时电路
        4.4.1 差分对时延产生原理
        4.4.2 电压控制时延原理
        4.4.3 单级延时电路
        4.4.4 压控延时线
        4.4.5 压控延时线电路功能前仿真
    4.5 输入级
    4.6 VCSEL驱动器电路前仿真
        4.6.1 静态仿真结果
        4.6.2 瞬态仿真结果
        4.6.3 前仿真小结
    4.7 本章小结
第5章 版图设计与后仿
    5.1 本次版图设计需要考虑的因素
    5.2 VCSEL驱动器电路版图
    5.3 VCSEL驱动器电路后仿真
        5.3.1 瞬态仿真结果
        5.3.2 后仿真小结
    5.4 本章小结
第6章 总结与展望
参考文献
致谢
攻读硕士学位期间发表的论文



本文编号：3820118