应用于逐次逼近型ADC的数字校准技术研究与实现
发布时间:2023-08-09 16:20
模数转换器(Analog-to-Digital Converter,ADC)是实现连续模拟信号转换为离散数字信号必不可少的接口模块。ADC种类较多,然而逐次逼近型模数转换器(Successive Approximation Rigister,SAR)ADC,因其结构简单、面积小、功耗低以及更适用于先进工艺的不断演进等独特优点,在便携式消费类电子产品、医疗器械设备、工业控制以及数字采集等领域得到广泛关注和应用。在上述应用领域中,对SAR ADC的性能提出了更高的要求。同时,随着纳米级CMOS工艺技术的不断发展,高性能模拟电路的设计愈加困难,因此,采用数字校准技术协助实现高性能的ADC,已经成为较为普遍的做法。本文在现有研究的基础上,首先分析了SAR ADC的非理想因素,如寄生电容、电容失配等影响。然后总结了目前常用的不同实现方式的SAR ADC数字校准技术,并分析了各自的优缺点。通过分析,本文研究了两种数字校准方案协助实现高性能的SAR ADC,具体研究内容包括:第一,研究了一种12位1MS/s的前台数字自校准SAR ADC。针对校准DAC以及回补校准码的算法做了改进。为了降低面积和扩大...
【文章页数】:73 页
【学位级别】:硕士
【文章目录】:
摘要
abstract
第1章 绪论
1.1 研究背景与意义
1.2 国内外研究现状
1.2.1 国外研究现状
1.2.2 国内研究现状
1.3 研究内容与组织结构
第2章 逐次逼近型模数转换器理论基础
2.1 SAR ADC工作原理
2.2 SAR ADC分类
2.2.1 按DAC结构类型分类
2.2.2 按权重码进制分类
2.3 ADC性能指标
2.3.1 静态特性
2.3.2 动态特性
2.4 SAR ADC非理想因素分析
2.4.1 寄生电容影响
2.4.2 电容失配误差影响
2.5 本章小结
第3章 SAR ADC常见校准技术概述
3.1 前台数字自校准技术
3.2 后台数字校准技术
3.2.1 基于参考ADC的均衡自适应数字后台校准
3.2.2 基于SplitADC数字校准技术
3.2.3 基于扰动注入数字校准技术
3.3 本章小结
第4章 一种12位1MS/s数字自校准SAR AADC研究与实现
4.1 数字自校准SAR ADC设计指标
4.2 自校准SAR ADC结构框图及工作原理
4.2.1 自校准SARADC结构框图
4.2.2 自校准SAR ADC工作原理
4.3 自校准SAR ADC各模块及校准算法设计
4.3.1 主DAC设计
4.3.2 校准DAC设计
4.3.3 比较器设计
4.3.4 误差测量逻辑算法设计
4.3.5 校准码回补逻辑算法设计
4.4 自校准SAR ADC整体版图设计
4.5 自校准SAR ADC仿真结果
4.5.1 功能仿真结果
4.5.2 性能仿真结果
4.6 本章小结
第5章 一种14位30MS/s冗余SAR ADC后台数字校准算法研究
5.1 后台数字校准SAR ADC设计指标
5.2 主DAC失配误差的数字可校准性分析
5.3 关键模块设计
5.3.1 权重系数、量化次数以及误差容限确定
5.3.2 SubRadix2SARADC结构
5.4 校准整体结构及系统建模
5.4.1 整体系统结构
5.4.2 整体系统模型搭建
5.5 算法仿真验证
5.5.1 算法功能仿真验证
5.5.2 算法性能仿真验证
5.6 本章小结
第6章 总结与展望
6.1 总结
6.2 展望
参考文献
致谢
个人简历
攻读硕士学位期间的研究成果
本文编号:3840566
【文章页数】:73 页
【学位级别】:硕士
【文章目录】:
摘要
abstract
第1章 绪论
1.1 研究背景与意义
1.2 国内外研究现状
1.2.1 国外研究现状
1.2.2 国内研究现状
1.3 研究内容与组织结构
第2章 逐次逼近型模数转换器理论基础
2.1 SAR ADC工作原理
2.2 SAR ADC分类
2.2.1 按DAC结构类型分类
2.2.2 按权重码进制分类
2.3 ADC性能指标
2.3.1 静态特性
2.3.2 动态特性
2.4 SAR ADC非理想因素分析
2.4.1 寄生电容影响
2.4.2 电容失配误差影响
2.5 本章小结
第3章 SAR ADC常见校准技术概述
3.1 前台数字自校准技术
3.2 后台数字校准技术
3.2.1 基于参考ADC的均衡自适应数字后台校准
3.2.2 基于SplitADC数字校准技术
3.2.3 基于扰动注入数字校准技术
3.3 本章小结
第4章 一种12位1MS/s数字自校准SAR AADC研究与实现
4.1 数字自校准SAR ADC设计指标
4.2 自校准SAR ADC结构框图及工作原理
4.2.1 自校准SARADC结构框图
4.2.2 自校准SAR ADC工作原理
4.3 自校准SAR ADC各模块及校准算法设计
4.3.1 主DAC设计
4.3.2 校准DAC设计
4.3.3 比较器设计
4.3.4 误差测量逻辑算法设计
4.3.5 校准码回补逻辑算法设计
4.4 自校准SAR ADC整体版图设计
4.5 自校准SAR ADC仿真结果
4.5.1 功能仿真结果
4.5.2 性能仿真结果
4.6 本章小结
第5章 一种14位30MS/s冗余SAR ADC后台数字校准算法研究
5.1 后台数字校准SAR ADC设计指标
5.2 主DAC失配误差的数字可校准性分析
5.3 关键模块设计
5.3.1 权重系数、量化次数以及误差容限确定
5.3.2 SubRadix2SARADC结构
5.4 校准整体结构及系统建模
5.4.1 整体系统结构
5.4.2 整体系统模型搭建
5.5 算法仿真验证
5.5.1 算法功能仿真验证
5.5.2 算法性能仿真验证
5.6 本章小结
第6章 总结与展望
6.1 总结
6.2 展望
参考文献
致谢
个人简历
攻读硕士学位期间的研究成果
本文编号:3840566
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3840566.html