基于FPGA的FIR数字滤波器设计及实现

发布时间：2024-05-28 21:44

　　针对应变信号采集系统中的信号处理环节,设计并实现一种基于现场可编程门阵列(FPGA)的FIR数字滤波器。首先,基于Matlab采用克莱德曼窗函数设计一个长度为16的15阶数字滤波器,并生成高斯白噪声与频率为2kHz、8kHz正弦波的合成信号,然后量化12位系数,将系数文件导入QuartusⅡ13.1软件,结合FPGA内部数字滤波器IP核,采用自上而下的方式设计出FIR数字滤波器,最终在Simulink环境下对其进行仿真。实验结果表明,滤波前后合成信号的均方误差下降28.5%,提高了低频信号质量,增强了应变信号采集系统的功能性和集成度。

【文章页数】：6 页

【部分图文】：

图13数字滤波器的硬件调试结果图（一）

现代电子技术2013年第36卷采集电路[3]，如图12所示。图12测试电路原理框图测试时把信号发生器设置好的输入信号输入到A/D，采样得到的数据经过FPGA，再通过USB与PC机相连，应用QuartusⅡ中的SignalTapⅡ工具进行实时检测，结果如图13所示，其中，上面的波形....

图14数字滤波器的硬件调试结果（二）

和14所示。图13数字滤波器的硬件调试结果图（一）5结语FIR数字滤波器在数字信号处理领域有着广泛的使用，本文通过仿真和实时验证两种方式实现了一种基于FPGA和DSPBuilder的FIR数字滤波器。先根据FIR滤波器的基本原理和结构框图搭建了滤波器的模型，再根据滤波器的性能指标....

图13数字滤波器的硬件调试结果图（一）

现代电子技术2013年第36卷采集电路[3]，如图12所示。图12测试电路原理框图测试时把信号发生器设置好的输入信号输入到A/D，采样得到的数据经过FPGA，再通过USB与PC机相连，应用QuartusⅡ中的SignalTapⅡ工具进行实时检测，结果如图13所示，其中，上面的波形....

图14数字滤波器的硬件调试结果（二）

和14所示。图13数字滤波器的硬件调试结果图（一）5结语FIR数字滤波器在数字信号处理领域有着广泛的使用，本文通过仿真和实时验证两种方式实现了一种基于FPGA和DSPBuilder的FIR数字滤波器。先根据FIR滤波器的基本原理和结构框图搭建了滤波器的模型，再根据滤波器的性能指标....

本文编号：3983770