多通道数字信号20GS/s定时分析技术研究

发布时间：2024-06-03 01:11

　　随着数字系统工作频率的提高,我们需要更加快速和准确的观测。为了更好的对数字电路进行测试分析,作为数据域测试仪器,逻辑分析仪的定时分析速率迫切需要大幅提升。分析速率变得更加精细的同时,逻辑分析仪多通道间的同步问题显得尤为突出,尤其是在对高速数字电路进行数据分析时,逻辑分析仪通道间同步性能的高低将直接影响到测试和分析结果。从高性能逻辑分析仪定时分析模块的研制出发,本文将研究重点分为逻辑分析仪20GS/s定时分析和多通道间的同步。研究和讨论了16通道20GS/s定时分析模块的硬件总体方案,并根据方案完成20GS/s定时分析电路的设计,16通道同步设计。本文主要内容如下:(1)分析移位采样、树形采样、多相采样三种高速数字信号采样技术,确定基于FPGA高速接收机端口的数字信号20GS/s定时采样方案,进而实现20GS/s定时采样电路设计。(2)运用采样时钟产生技术、高精度时钟延时技术、数字逻辑电平匹配技术等关键技术,实现了20GS/s定时分析时钟电路、通道数字信号电平匹配及扇出电路的设计。采用FPGA时序逻辑电路为主+组合逻辑电路为辅的方式,完成高速信号触发识别、触发位置判断电路的设计。同时结合...

【文章页数】：79 页

【学位级别】：硕士

【部分图文】：

图2-1多通道20GS/s定时分析整体方案框图

如图中所示20GS/s定时分析分为通道部分、时钟部分、采样部分和存储部分，其中采样部分和时钟部分是实现20GS/s定时分析的关键环节道同步则对应于20GS/s定时分析分为通道一致、时钟同步、采样同步、触，各个同步环节均对多通道同步至关重要。

图2-2高速数字信号1:4移位采样原理示意图

图2-2为高速数字信号1：4移位采样输入信号，REF_CLK为采样时钟，串行输入的数用下，先后经过4个D触发器DFF3、DFF2、DFF成一次更新，接着在采样时钟的4分频时钟作用数据串并转换。

图2-3高速数字信号1:8树形采样原理示意图

图2-3高速数字信号1:8树形采样原理示意图数字信号采样技术已经成为多种高性能数字信号专用采样芯片不能利用单片数字采样芯片直接达到20GS/s的采样，但其中不

图2-5高速数字信号1:4多相采样原理示意图

图2-5高速数字信号1:4多相采样原理示意图通过分析高速数据收发技术的实现原理，其对数据的接收实际上由FPGA高精度的时钟分相采样来实现的，即采用分相采样的原理。而相关参考时钟

本文编号：3987948