一种高精度流水线ADC数字后台校准技术
发布时间:2024-12-11 01:57
模数转换器(Analog to Digital Converter,ADC)能够实现模拟信号到数字信号的转换,在现代电子通信中具有重要的作用,而流水线ADC在实现较高精度的同时兼顾了高速度,被广泛的应用于无线通信等众多领域。但由于受非理想因素的影响,ADC的性能受到限制。所以,需要采用校准技术对流水线ADC中非理想因素带来的误差进行校准,而数字后台校准技术的校准过程不会打断系统的正常工作,且能够对参数的变化进行实时跟随,因此得到了广泛应用。本文在详细介绍了流水线ADC的工作方式及性能指标、ADC中的误差来源、数字校准的基本原理后,提出了一种基于伪随机噪声(Pseudo-random Noise,PN)注入的数字后台校准技术,结合Radix校准算法,对电容失配、运放的有限增益以及工作环境变化引起的级间增益的误差进行校准。通过采用高位削减,及增加冗余级的方式,加快流水线ADC的收敛速度,提高流水线ADC的整体精度。对电路中的参数、校准级数和冗余级数的变化带来的影响进行分析及仿真,然后对功耗和性能进行折衷,确定整体的校准方案。本文所提出的校准技术被应用于一款12bit 250Msps的流水线A...
【文章页数】:79 页
【学位级别】:硕士
【文章目录】:
摘要
abstract
第一章 绪论
1.1 研究背景
1.2 国内外研究现状及趋势
1.3 本文的主要内容与结构安排
第二章 流水线ADC的原理与误差分析
2.1 ADC的基本原理
2.2 ADC的性能指标
2.2.1 静态性能参数
2.2.2 动态性能参数
2.3 流水线ADC的基本结构
2.3.1 子ADC电路
2.3.2 MDAC电路
2.4 流水线ADC的误差分析
2.4.1 比较器失调
2.4.2 噪声
2.4.3 时钟抖动误差
2.4.4 电容失配
2.4.5 运放的有限增益
2.4.6 运放的有限带宽
2.5 本章小结
第三章 流水线ADC数字校准算法的设计
3.1 数字校准技术的简介
3.2 数字校准技术的原理
3.2.1 前台校准技术
3.2.2 后台校准技术
3.3 数字校准算法的设计
3.3.1 伪随机序列的特性
3.3.2 校准算法的基础
3.3.3 高位削减的校准算法
3.3.4 加冗余级的校准算法
3.3.5 硬件电路的优化
3.4 本章小结
第四章 流水线ADC校准方案的确定与仿真
4.1 整体校准方案的设计
4.1.1 伪随机序列的产生
4.1.2 各种参数的设置
4.1.3 校准级数的确定
4.1.4 冗余级数的设计
4.1.5 校准算法的实现方案
4.2 流水线ADC及校准方案的建模
4.2.1 流水线ADC的模型
4.2.2 增益估计值更新模块
4.2.3 权重更新模块
4.3 数字校准算法的仿真
4.4 本章小结
第五章 流水线ADC校准算法的实现及验证
5.1 校准方案的RTL实现
5.1.1 伪随机序列的实现
5.1.2 延迟对齐单元
5.1.3 增益及权重的更新模块
5.1.4 数字输出的合成
5.1.5 功能仿真
5.2 数字校准算法的FPGA验证
5.2.1 FPGA的整体结构
5.2.2 PS部分的配置
5.2.3 IP的封装
5.2.4 硬件实现结果
5.2.5 软件应用程序
5.2.6 整体验证过程
5.3 版图及测试
5.4 本章小结
第六章 总结与展望
6.1 总结
6.2 展望
致谢
参考文献
攻读硕士学位期间取得的成果
本文编号:4016000
【文章页数】:79 页
【学位级别】:硕士
【文章目录】:
摘要
abstract
第一章 绪论
1.1 研究背景
1.2 国内外研究现状及趋势
1.3 本文的主要内容与结构安排
第二章 流水线ADC的原理与误差分析
2.1 ADC的基本原理
2.2 ADC的性能指标
2.2.1 静态性能参数
2.2.2 动态性能参数
2.3 流水线ADC的基本结构
2.3.1 子ADC电路
2.3.2 MDAC电路
2.4 流水线ADC的误差分析
2.4.1 比较器失调
2.4.2 噪声
2.4.3 时钟抖动误差
2.4.4 电容失配
2.4.5 运放的有限增益
2.4.6 运放的有限带宽
2.5 本章小结
第三章 流水线ADC数字校准算法的设计
3.1 数字校准技术的简介
3.2 数字校准技术的原理
3.2.1 前台校准技术
3.2.2 后台校准技术
3.3 数字校准算法的设计
3.3.1 伪随机序列的特性
3.3.2 校准算法的基础
3.3.3 高位削减的校准算法
3.3.4 加冗余级的校准算法
3.3.5 硬件电路的优化
3.4 本章小结
第四章 流水线ADC校准方案的确定与仿真
4.1 整体校准方案的设计
4.1.1 伪随机序列的产生
4.1.2 各种参数的设置
4.1.3 校准级数的确定
4.1.4 冗余级数的设计
4.1.5 校准算法的实现方案
4.2 流水线ADC及校准方案的建模
4.2.1 流水线ADC的模型
4.2.2 增益估计值更新模块
4.2.3 权重更新模块
4.3 数字校准算法的仿真
4.4 本章小结
第五章 流水线ADC校准算法的实现及验证
5.1 校准方案的RTL实现
5.1.1 伪随机序列的实现
5.1.2 延迟对齐单元
5.1.3 增益及权重的更新模块
5.1.4 数字输出的合成
5.1.5 功能仿真
5.2 数字校准算法的FPGA验证
5.2.1 FPGA的整体结构
5.2.2 PS部分的配置
5.2.3 IP的封装
5.2.4 硬件实现结果
5.2.5 软件应用程序
5.2.6 整体验证过程
5.3 版图及测试
5.4 本章小结
第六章 总结与展望
6.1 总结
6.2 展望
致谢
参考文献
攻读硕士学位期间取得的成果
本文编号:4016000
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/4016000.html