基于DLL控制的高精度时间数字转换器设计

发布时间：2017-06-09 06:06

  本文关键词：基于DLL控制的高精度时间数字转换器设计，由笔耕文化传播整理发布。

【摘要】：时间数字转换器(Time to Digital Converter, TDC)是一种数据转换器电路,它测量两个输入脉冲之间的时间差,并输出最接近该时间量的数字量化值。TDC常用于数字锁相环(phase-locked loop, PLL)、3D成像中激光往返时间测量以及核科学实验中粒子飞行时间的测量,有力地支撑了红外探测3D成像技术的发展,在军事和工业及民用等领域有广泛的应用。由于阵列架构带来的TDC面积和功耗的严格限制及高精度宽量程的要求,目前已知的大部分能突破门级延时的高精度窄量程TDC均很难用于阵列系统。为了实现适合于阵列应用的宽量程、高精度TDC,本文在经典的两段式TDC基础上给出了结构改进和优化设计方法：在原有高段LFSR计数器的最低位前加入异步减法器,在提高量程的同时进一步限制甚至降低电路功耗：同时将延迟环型TDC改进为基于DLL控制的TDC,提高中段TDC的性能水平；最后,进一步引入双环振结构,通过控制并利用其相对相位,突破数字电路最小门延迟,实现高精度时间分辨。与其它类型的三段式TDC结构相比,本设计方案不仅兼顾了精度和宽量程的共同需求,而且在量化机制上同样满足阵列应用的约束。理论研究和相关分析表明,基于Dual-DLL架构的分段式TDC,在抑制环振频率的相位噪声或时钟抖动方面具有明显优势,进而满足高精度宽量程高稳定的时间测量应用要求。本设计采用TSMC 0.35μm CMOS工艺,通过Cadence EDA工具验证,完成了整个电路前仿、版图与后仿及流片验证。测试结果显示,在125MHz输入时钟条件下,13bits三段式TDC测试量程可达4.5μs,同时分辨率可限制在0.547ns以内,最大绝对误差为9ns。且其DNL和INL分别为0.645LSB及1.35LSB,满足设计要求。
【关键词】：时间数字转换器 多段阵列式 高精度 宽量程 双环延迟锁相环
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN702
【目录】：

• 摘要5-6
• Abstract6-9
• 第一章 绪论9-15
• 1.1 课题背景与意义9-10
• 1.2 国内外研究现状及发展趋势10-12
• 1.2.1 国内外研究现状10-12
• 1.2.2 发展趋势12
• 1.3 研究内容与设计指标12-13
• 1.3.1 研究内容12-13
• 1.3.2 设计指标13
• 1.4 论文组织结构13-15
• 第二章 数字式TDC基础15-27
• 2.1 数字式TDC时间量化原理15-16
• 2.2 TDC性能表征16-20
• 2.2.1 本征特性16
• 2.2.2 非本征特性16-18
• 2.2.3 TDC性能制约关系18-20
• 2.3 数字式TDC典型结构20-25
• 2.3.1 时钟周期计数器型TDC20-21
• 2.3.2 周期分辨型TDC21-23
• 2.3.3 延迟时间超细分辨型TDC23-24
• 2.3.4 各类TDC比较24-25
• 2.4 本章小结25-27
• 第三章 基于DLL控制的多段式阵列型TDC设计27-45
• 3.1 阵列型分段式TDC的计数原理及制约因素27-29
• 3.2 阵列型多段式TDC架构29-33
• 3.2.1 两段式TDC系统架构29-30
• 3.2.2 多段式TDC系统架构30-33
• 3.3 高位两段式计数型TDC电路设计33-36
• 3.3.1 TDC电路的设计33-35
• 3.3.2 高位两段式TDC前仿验证35-36
• 3.4 中段TDC电路设计36-41
• 3.4.1 差分延迟单元36-38
• 3.4.2 DLL-OSC多相时钟设计38-39
• 3.4.3 中段时钟周期细分辨TDC电路仿真39-41
• 3.5 低段TDC电路设计41-44
• 3.5.1 Dual-DLL电路设计41-42
• 3.5.2 TDC电路设计42-43
• 3.5.3 电路前仿验证43-44
• 3.6 本章小结44-45
• 第四章 TDC的版图设计及仿真45-55
• 4.1 TDC版图整体布局45
• 4.2 各模块及整体版图设计45-50
• 4.3 前仿结果分析50-51
• 4.4 后仿结果分析51-54
• 4.5 本章小结54-55
• 第五章 TDC芯片测试验证55-67
• 5.1 测试环境与平台55-58
• 5.2 计数功能测试58-61
• 5.2.1 激励信号驱动58-59
• 5.2.2 TDC计数功能测试59-61
• 5.3 TDC性能测试及验证61-65
• 5.3.1 分辨率及测试量程61-63
• 5.3.2 DNL/INL测试63-64
• 5.3.3 TDC单射精度测试64-65
• 5.4 性能对比与结果分析65-66
• 5.5 本章小结66-67
• 第六章 总结与展望67-69
• 6.1 总结67
• 6.2 展望67-69
• 参考文献69-73
• 致谢73-75
• 攻读硕士学位期间发表的论文75

【相似文献】

中国期刊全文数据库 前10条

1 ;12位数字转换器插卡优化多通道性能[J];电子设计技术;2003年09期

2 ;美国国家半导体推出一系列共36款的全新模拟/数字转换器[J];电子与电脑;2005年05期

3 ;拯救生命及保护婴儿——模拟/数字转换器的神奇妙用[J];电子与电脑;2007年03期

4 李萃先;;模拟-数字转换器的几种新线路[J];电子计算机动态;1963年01期

5 Robert S.Prill;模拟-数字转换器[J];电子计算机参考资料;1970年05期

6 戎瑞;;微微秒时间分辨率的数字转换器[J];激光与红外;1979年08期

7 ;用数字/数字转换器提高音频性能[J];电子设计技术;2001年04期

8 毛静文,王照钢,陈诚,任俊彦;模拟/数字转换器的动态性能参数处理[J];微电子学;2004年03期

9 舒立鹏;邓利娟;陈建;;一种轴角数字转换器的接口设计[J];工业控制计算机;2006年05期

10 ;阻抗数字转换器解决复数测量的难题[J];电子设计技术;2006年06期

中国重要会议论文全文数据库 前1条

1 王君竹;范学磊;田勇;殷飞;;一种软件旋变数字转换器的设计与开发[A];自主创新、学术交流——第十届河南省汽车工程科学技术研讨会论文集[C];2013年

中国重要报纸全文数据库 前1条

1 广西 赵嘉云;1-VVire热电偶数字转换器MAX31850/MAX31851[N];电子报;2013年

中国硕士学位论文全文数据库 前10条

1 邵琦;FPGA开关参数测试方法研究与实现[D];复旦大学;2014年

2 李乾锋;基于0.18um CMOS工艺的时间数字转换器的设计与实现[D];东南大学;2015年

3 汤丽珍;时间数字转换器的设计与应用研究[D];湘潭大学;2016年

4 董永孟;基于FPGA的高精度、多通道时间数字转换器设计[D];重庆邮电大学;2016年

5 宋科;基于DLL控制的高精度时间数字转换器设计[D];东南大学;2016年

6 张文龙;基于剩余误差时间放大的混合式时间数字转换电路设计[D];东南大学;2016年

7 佟宝丽;一种新型伪流水线时间—数字转换器系统建模与关键技术的研究[D];复旦大学;2010年

8 张根苗;内插型时间数字转换器设计[D];湖南大学;2013年

9 宗士新;高分辨率数字时间转换器的设计[D];哈尔滨工业大学;2012年

10 豆卫敏;基于全数字锁相环的时间数字转换器的研究[D];浙江工业大学;2009年

  本文关键词：基于DLL控制的高精度时间数字转换器设计，由笔耕文化传播整理发布。

，

本文编号：434580