基于FPGA的改进结构的DDS设计与实现

发布时间：2017-07-08 04:17

  本文关键词：基于FPGA的改进结构的DDS设计与实现

  更多相关文章： DDS 杂散抑制 相位抖动 FPGA

【摘要】：主要介绍了数字频率合成器的原理和杂散来源,给出了节约存储空间的ROM表的压缩算法,采用相位抖动和平衡DAC方法对DDS结构进行了改进,抑制了相位截断误差和减小了DAC非理想特性的影响。仿真分析了用于相位抖动的随机序列周期性对杂散的影响,最后基于FPGA平台实现了改进结构的DDS,并对结果进行了测试。测试结果表明DDS用作跳频器时,杂散抑制优于40 dBc。采用此种方法设计的DDS杂散抑制度高,稳定性好,性能优越。
【作者单位】： 哈尔滨工业大学通信技术研究所;
【关键词】： DDS 杂散抑制 相位抖动 FPGA
【基金】：国家重点基础研究发展计划(61301101) 国家自然科学基金项目(2013CB329003)
【分类号】：TN741
【正文快照】： 0引言跳频系统由于抗干扰能力强被广泛应用,其中最重要的器件为频率合成器,它决定了系统的性能。越来越多的设备都依赖于频率合成技术,所以频率源可以称作为许多电子系统的“心脏”。数字频率合成器(DirectDigital Synthesizer,DDS)由于具有频率分辨率高、转换时间快、相位噪，

本文编号：533032