多模多标准射频接收机中小数分频器和AFC的设计

发布时间：2017-07-08 05:16

  本文关键词：多模多标准射频接收机中小数分频器和AFC的设计

  更多相关文章： 多模多标准 小数频率综合器 小数分频器 自动频率校准 相位切换

【摘要】：无线通信技术的高速发展和数据流量的不断提升,对系统的性能和集成度提出了日趋严苛的要求,而在一个芯片上集成多种模式的无线通信系统具有广泛的应用前景,因此支持多模式多标准的射频收发机成为了人们的研究热点。而高精度、高频谱纯度和宽输出频率范围的频率综合器对多模式多标准射频收发机具有重要意义。本文将对小数分频器和自动频率校准频率综合器中必不可少的模块进行研究与设计。本文首先介绍了小数频率综合器的基本原理,分析了各个子模块及其线性模型,推导了锁相环系统的传递函数,并且根据线性模型研究了锁相环环路的稳定性和相位噪声模型。在此基础上,完成了一个宽带小数频率综合器的系统结构设计。根据指标要求设计了小数分频器,主要包括高速二分频器、0.5步进可编程分频器和△-Σ调制器。高速二分频器使用电流模逻辑实现,在进行二分频的同时生成四相正交本振信号。0.5步进的分频比由0.5步进可编程分频器中的相位切换电路实现,而整数可编程分频器由2/3分频器级联实现。△-Σ调制器采用了改进结构的MASH1.1.1结构,能够增加输出序列长度以减小小数杂散,A-Σ调制器使用半定制的设计方法实现。另外还设计了基于频率比较法的自动频率校准单元以实现最优控制字搜索和环路带宽校准。最优控制字通过二进制搜索和最小值比较来实现,环路带宽校准则通过测量实际压控振荡器的调谐增益来调节电荷泵的电流以使环路带宽近似为常数。小数分频器和自动频率校准单元基于TSMC 0.18μm RF CMOS工艺下进行了设计,包含焊盘的小数分频器版图总面积为1.Ommx0.58mm,自动频率校准单元面积为0.17mmx0.18mm,后仿真结果表明：在最差情况下小数分频器能够在0.4GHz-8GHz频率范围内正常分频,且分频比范围为121～1016,总电流为9.51mA,满足设计指标要求。而自动频率校准单元的平均工作电流小于0.5mA,频率分辨率为5MHz,总校准时间为16.6μs。自动频率校准单元和小数分频器已经应用于一个宽带频率综合器中,有待进一步测试验证。
【关键词】：多模多标准 小数频率综合器 小数分频器 自动频率校准 相位切换
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN772;TN74
【目录】：

• 摘要4-5
• Abstract5-10
• 第1章 绪论10-16
• 1.1 课题背景与意义10-12
• 1.2 频率综合器综述12-13
• 1.3 研究内容与设计指标13-15
• 1.4 论文的组织结构15-16
• 第2章 小数频率综合器的基本原理与系统设计16-36
• 2.1 基本模块与线性化模型16-23
• 2.1.1 压控振荡器17-18
• 2.1.2 鉴频鉴相器和电荷泵18-19
• 2.1.3 环路滤波器19-20
• 2.1.4 分频器20-22
• 2.1.5 △-∑调制器22
• 2.1.6 自动频率校准22
• 2.1.7 锁相环系统传递函数22-23
• 2.2 锁相环的稳定性分析与动态特性23-27
• 2.2.1 四阶二型锁相环稳定性分析23-25
• 2.2.2 环路动态特性25-26
• 2.2.3 环路滤波器参数计算26-27
• 2.3 小数频率综合器性能分析27-33
• 2.3.1 频率综合器相位噪声分析27-29
• 2.3.2 △-∑调制器量化噪声的影响29-33
• 2.3.3 输出频率范围与频率分辨率33
• 2.4 小数频率综合器的系统结构设计33-35
• 2.5 本章小结35-36
• 第3章 小数分频器的设计36-60
• 3.1 高速二分频器的设计37-44
• 3.1.1 电路结构37-39
• 3.1.2 参数设计39-41
• 3.1.3 缓冲设计41-42
• 3.1.4 前仿真结果42-44
• 3.2 0.5步进可编程分频器的设计44-51
• 3.2.1 相位切换电路44-48
• 3.2.2 整数可编程分频器48-49
• 3.2.3 前仿真结果49-51
• 3.3 △-∑调制器的设计51-59
• 3.3.1 △-∑调制器基本原理51-55
• 3.3.2 △-∑调制器结构设计55-57
• 3.3.3 前仿真结果57-59
• 3.4 本章小结59-60
• 第4章 AFC的设计60-74
• 4.1 AFC的基本原理60-62
• 4.1.1 AFC原理概述60
• 4.1.2 时间比较法AFC60-61
• 4.1.3 频率比较法AFC61-62
• 4.2 AFC原理设计62-67
• 4.2.1 结构设计62-63
• 4.2.2 最优控制字搜索模块设计63-66
• 4.2.3 环路带宽校准模块设计66-67
• 4.3 AFC中辅助模块的设计67-70
• 4.3.1 高速预计数器的设计67-68
• 4.3.2 可编程电荷泵的设计68-69
• 4.3.3 基准电路与参考电压的设计69-70
• 4.4 AFC的仿真70-73
• 4.4.1 建立宽带VCO的Verilog AMS模型70-71
• 4.4.2 AFC的仿真71-73
• 4.5 本章小结73-74
• 第5章 版图设计及后仿真结果74-86
• 5.1 版图设计要点74-77
• 5.1.1 版图布局与匹配74-75
• 5.1.2 减小干扰与提高可靠性75-76
• 5.1.3 其他设计要点76-77
• 5.2 版图设计与后仿真结果77-83
• 5.2.1 高速二分频器77-79
• 5.2.2 0.5步进可编程分频器79-80
• 5.2.3 小数分频器80-81
• 5.2.4 AFC81-82
• 5.2.5 整体版图82-83
• 5.3 测试方案83-85
• 5.4 本章小结85-86
• 第6章 总结与展望86-88
• 参考文献88-94
• 致谢94-96
• 攻读硕士学位期间发表的论文96

【相似文献】

中国期刊全文数据库 前10条

1 张嗣忠;Σ-Δ在数字小数分频器中的应用[J];应用科学学报;2002年04期

2 李秋生;;一种改进的小数分频器设计方法[J];电子设计应用;2009年08期

3 刘怀林;;小数分频器在同步机中的应用[J];电视技术;1982年04期

4 尹佳喜;小数分频器的设计及其应用[J];国外电子测量技术;2005年S1期

5 钟景华;Σ-Δ调制小数分频器的设计[J];现代雷达;2005年04期

6 王欢;李若仲;张永顺;;实用小数分频器的设计与实现[J];长春工程学院学报(自然科学版);2006年04期

7 王广义;赵卫华;赵艳秋;;一种小数分频器的设计及性能分析[J];自动化技术与应用;2007年09期

8 何攀峰;刘亮;;Σ-Δ调制小数分频器四模分频控制方法的分析与实现[J];国外电子测量技术;2008年04期

9 王建锁;;吞脉冲多位小数分频器[J];无线电工程;1989年03期

10 徐平原;;一位小数分频器[J];电子技术;1993年05期

中国重要会议论文全文数据库 前1条

1 黄守麟;;基于FPGA的超高精度任意小数分频器的设计[A];全国第二届信号处理与应用学术会议专刊[C];2008年

中国硕士学位论文全文数据库 前4条

1 马绍伟;基于verilog的小数分频器的设计[D];北京工业大学;2015年

2 张文通;基于△∑调制技术的小数分频器设计[D];东南大学;2015年

3 罗汀;多模多标准射频接收机中小数分频器和AFC的设计[D];东南大学;2016年

4 詹海挺;小数分频器的研究与设计[D];杭州电子科技大学;2012年

，

本文编号：533183