高速通信用折叠内插模数转换器的设计

发布时间：2017-09-02 19:27

  本文关键词：高速通信用折叠内插模数转换器的设计

  更多相关文章： 模数转换器 折叠插值 平均网络

【摘要】：随着无线通信技术的不断发展,高速模数转换器(ADC)的设计与研究非常关键。综合考虑集成工艺与数字信号处理技术,高速中等精度(8位左右)的ADC多采用折叠内插结构来实现。折叠内插结构由于模拟预处理电路的存在,减少了电路面积和比较器的数目,成为了高速低功耗设计的首选。本文对折叠内插模数转换器进行了研究,设计了一个8位3.2GSPS高速ADC。本文首先介绍了ADC的基本工作原理与性能指标,从功耗、面积、精度、速度等角度出发,对折叠率、插值率、折叠放大器的数目进行了分配,最终确定了本文所需要设计的ADC系统结构。深入研究折叠内插ADC各个模块对系统最终性能的影响,详细分析了构成折叠内插ADC各个模块的设计重点,比较了多种实现方法的优缺点。在此基础上,最终确定了本文所需要设计的ADC的电路结构。本文采用差分自举型开关作为前级的采样保持电路,为提高采样保持电路的速度与精度,提出了全新的dummy管设计方法。利用低踢回噪声比较器,去除了传统结构设计中的缓冲级,大大降低了系统的功耗。为降低高倍折叠带来的系统信噪比的恶化,本文采用级联与并联相混合的折叠结构。梅比斯环内插电阻提高了电路的线性度。高位自校正编码技术的应用大大降低了编码电路的复杂度,提高了转换的精度。采用65nm CMOS工艺,对折叠内插模数转换器进行了晶体管级设计,完成电路的版图设计及电路后仿真。仿真结果表明本文所设计的ADC在3.2GSPS采样速率下,输入200MHz正弦信号,系统的有效位数(ENOB)为7.28位,差分非线性约为0.8LSB,积分非线性约为1.2LSB,功耗为80mW,满足了设计要求。
【关键词】：模数转换器 折叠插值 平均网络
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN792
【目录】：

• 摘要5-6
• Abstract6-10
• 第1章 绪论10-18
• 1.1 课题背景与意义10-13
• 1.2 国内外研究现状13-14
• 1.3 研究内容与设计指标14-16
• 1.4 论文组织16-18
• 第2章 ADC的理论基础与特性参数18-30
• 2.1 模数转换器工作的基本原理18-22
• 2.1.1 采样18-20
• 2.1.2 量化20-22
• 2.1.3 编码22
• 2.2 模数转换器的性能指标22-24
• 2.2.1 模数转换器的静态指标22-23
• 2.2.2 模数转换器的动态指标23-24
• 2.3 模数转换器的常用结构24-29
• 2.3.1 全并行(Flash)结构24
• 2.3.2 折叠(Folding)结构24-25
• 2.3.3 流水线ADC25-26
• 2.3.4 逐次逼近型ADC26-27
• 2.3.5 时间交织型ADC27-28
• 2.3.6 ∑△型ADC28-29
• 2.4 本章小结29-30
• 第3章 8位折叠内插ADC的组成模块与设计要求30-58
• 3.1 ADC的整体结构30-33
• 3.1.1 级间流水线结构31-32
• 3.1.2 折叠内插结构与采样保持结构的结合32-33
• 3.2 高速高精度采样保持电路的设计考虑33-41
• 3.2.1 采样电路对时钟质量的要求33-35
• 3.2.2 电荷注入效应35-37
• 3.2.3 时钟馈通效应37-38
• 3.2.4 开关噪声的影响38-39
• 3.2.5 自举技术的提出39-41
• 3.3 折叠电路的设计考虑41-50
• 3.3.1 折叠的基本原理与折叠电路的实现42-47
• 3.3.2 全差分折叠电路47-48
• 3.3.3 级联折叠电路48-49
• 3.3.4 并联折叠电路49-50
• 3.4 内插技术的选择50-51
• 3.4.1 内插的基本原理50
• 3.4.2 电流内插50-51
• 3.5 失调平均技术的设计考虑51-55
• 3.5.1 失调平均技术的基本原理51-52
• 3.5.2 失调平均电阻对ADC性能的影响52-54
• 3.5.3 边界效应54-55
• 3.6 比较器的设计考虑55
• 3.7 本章小结55-58
• 第4章 8位折叠内插ADC的电路分析与设计58-78
• 4.1 全差分高速采样保持电路58-64
• 4.1.1 缓冲器设计58-60
• 4.1.2 采样开关对系统速度与精度的限制60-61
• 4.1.3 栅压自举型采样保持电路61-63
• 4.1.4 电路参数的实现与仿真结果63-64
• 4.2 折叠内插电路的实现64-67
• 4.2.1 级联折叠结构64-65
• 4.2.2 分布式采保电路65-66
• 4.2.3 电阻式内插网络66-67
• 4.3 低踢回噪声高速比较器的设计67-73
• 4.3.1 比较器工作的基本原理68-70
• 4.3.2 比较器的失调电压70
• 4.3.3 对称的S-R锁存器设计70-72
• 4.3.4 低踢回噪声比较器的仿真结果72-73
• 4.4 编码电路的设计73-76
• 4.4.1 低位ROM编码73-74
• 4.4.2 高位校正编码74-76
• 4.5 整体前仿真与验证76-77
• 4.6 本章小结77-78
• 第5章 版图级设计78-86
• 5.1 版图设计考虑78-79
• 5.1.1 器件的匹配78-79
• 5.1.2 天线效应79
• 5.1.3 ESD的保护79
• 5.1.4 闩锁效应79
• 5.2 单元模块的版图设计79-81
• 5.3 整体后仿真与验证81-84
• 5.4 本章小结84-86
• 第6章 总结与展望86-88
• 6.1 总结86
• 6.2 展望86-88
• 参考文献88-92
• 致谢92-94
• 攻读硕士期间发表的论文94

【参考文献】

中国博士学位论文全文数据库 前2条

1 李晓娟;折叠内插模数转换器的高精度设计研究与实现[D];西安电子科技大学;2012年

2 曹寒梅;8位、500MS/s高速折叠内插模数转换器设计[D];西安电子科技大学;2008年

中国硕士学位论文全文数据库 前1条

1 张正平;高速折叠内插ADC研究[D];电子科技大学;2012年

，

本文编号：780464